計算機電子電路技術(shù)（數(shù)字電子部分）

引 言 1
第1章 數(shù)制與編碼 2
1.1 數(shù)制 2
1.1.1 計數(shù)體制 2
1.1.2 不同數(shù)制間的轉(zhuǎn)換 4
1.2 編碼 6
1.2.1 二進制編碼 6
1.2.2 二-十進制編碼 6
1.2.3 可靠性編碼 7
1.2.4 文字符號碼 字符代碼 7
習(xí) 題 10
第2章 邏輯代數(shù)與邏輯函數(shù)化簡 11
2.1 邏輯代數(shù) 11
2.1.1 邏輯代數(shù). 邏輯變量 11
2.1.2 邏輯函數(shù) 11
2.2 基本邏輯運算 12
2.2.1 與運算 12
2.2.2 或運算 13
2.2.3 非運算 14
2.2.4 導(dǎo)出邏輯 15
2.2.5 正邏輯與負邏輯 18
2.3 邏輯代數(shù)的基本定律和基本規(guī)則 19
2.3.1 邏輯函數(shù)的相等 19
2.3.2 邏輯代數(shù)的基本定律 20
2.3.3 邏輯代數(shù)的基本規(guī)則 21
2.4 邏輯函數(shù)的代數(shù)法化簡 22
2.4.1 化簡的意義和最簡的概念 22
2.4.2 代數(shù)法化簡 23
2.4.3 邏輯函數(shù)的轉(zhuǎn)換 25
2.5 邏輯函數(shù)的卡諾圖法化簡 26
2.5.1 卡諾圖化簡的基本原理 26
2.5.2 邏輯函數(shù)的標(biāo)準(zhǔn)式--最小項表達式 26
2.5.3 用卡諾圖表示邏輯函數(shù) 28
2.5.4 利用卡諾圖化簡邏輯函數(shù) 32
2.5.5 其它函數(shù)形式的卡諾圖化簡 33
2.5.6 具有約束的邏輯函數(shù)的化簡 35
習(xí) 題 37
第3章 集成邏輯門電路 40
3.1 概述 40
3.2 TTL與非門 41
3.2.1 TTL與非門的典型電路 及工作原理 41
3.2.2 TTL與非門的特性與主要參數(shù) 43
3.2.3 改進型TTL與非門 49
3.2.4 OC門及三態(tài)門 50
3.3 ECL電路及I2L電路的特點 54
3.4 CMOS電路 54
3.4.1 概述 54
3.4.2 CMOS反相器 55
3.4.3 CMOS門電路舉例 56
3.5 集成邏輯門電路的使用 59
3.5.1 產(chǎn)品挑選 59
3.5.2 某些注意事項 60
習(xí) 題 60
第4章 組合邏輯電路 62
4.1 概述 62
4.2 組合電路的分析 62
4.3 組合電路的設(shè)計 64
4.3.1 設(shè)計步驟 64
4.3.2 由真值表寫出表達式 64
4.3.3 設(shè)計舉例 65
4.4 集成全加器 68
4.4.1 多位二進制數(shù)加法器 68
4.4.2 多位二進制數(shù)減法器 69
4.4.3 二-十進制 BCD碼 加法器 72
4.5 編碼器與譯碼器 74
4.5.1 編碼器 Encoder 74
4.5.2 譯碼器 Decoder 80
4.6 數(shù)據(jù)分配器與數(shù)據(jù)選擇器 91
4.6.1 數(shù)據(jù)分配器 Demultiplexer 91
4.6.2 數(shù)據(jù)選擇器 Multiplexer 92
4.7 數(shù)字比較器 99
4.7.1 一位數(shù)字比較器 99
4.7.2 集成比較器 100
4.7.3 集成比較器功能的擴展 102
4.8 組合邏輯電路中的競爭冒險 103
4.8.1 競爭現(xiàn)象 Race 103
4.8.2 冒險現(xiàn)象 Hazard 104
4.8.3 冒險現(xiàn)象的判別 105
4.8.4 消除競爭冒險的方法 107
習(xí) 題 108
第5章 觸發(fā)器 111
5.1 時序電路概述 111
5.1.1 時序電路特點 111
5.1.2 時序電路分類 112
5.1.3 狀態(tài)表和狀態(tài)圖 112
5.2 基本觸發(fā)器 115
5.2.1 基本RS觸發(fā)器 115
5.2.2 時鐘控制的RS觸發(fā)器 117
5.2.3 D觸發(fā)器 119
5.2.4 T觸發(fā)器 120
5.2.5 JK觸發(fā)器 121
5.2.6 基本觸發(fā)器的空翻和振蕩現(xiàn)象 121
5.3 集成觸發(fā)器 123
5.3.1 維持阻塞觸發(fā)器 123
5.3.2 邊沿觸發(fā)器 124
5.3.3 主從觸發(fā)器 124
5.3.4 觸發(fā)器的直接置位和直接復(fù)位 125
5.3.5 觸發(fā)器的邏輯符號 127
習(xí) 題 127
第6章 時序邏輯電路 130
6.1 時序電路的分析 130
6.1.1 同步時序電路分析舉例 130
6.1.2 異步時序電路分析舉例 135
6.2 同步時序電路的設(shè)計 136
6.3 計數(shù)器 144
6.3.1 計數(shù)器的分類 144
6.3.2 2n進制計數(shù)器組成規(guī)律 144
6.3.3 集成計數(shù)器功能分析及其應(yīng)用 147
6.4 寄存器與移位寄存器 155
6.4.1 寄存器 155
6.4.2 移位寄存器 156
6.4.3 集成移位寄存器 158
習(xí) 題 164
第7章 脈沖產(chǎn)生電路和變換電路 169
7.1 概述 169
7.2 555定時電路 170
7.2.1 基本組成 170
7.2.2 工作原理及特點 171
7.3 單穩(wěn)態(tài)電路 171
7.3.1 電路組成 171
7.3.2 工作原理 172
7.4 多諧振蕩器 174
7.4.1 電路組成 174
7.4.2 工作原理 174
7.5 施密特電路 177
7.5.1 電路組成 177
7.5.2 工作原理 177
7.5.3 主要應(yīng)用 177
習(xí) 題 178
第8章 數(shù)/模和模/數(shù)轉(zhuǎn)換器 181
8.1 數(shù)/模轉(zhuǎn)換器 181
8.1.1 數(shù)/模轉(zhuǎn)換器的基本原理 181
8.1.2 數(shù)/模轉(zhuǎn)換器的主要技術(shù)指標(biāo) 183
8.1.3 集成D/A轉(zhuǎn)換器AD7520 183
8.2 模/數(shù)轉(zhuǎn)換器 184
8.2.1 逐次逼近式A/D轉(zhuǎn)換器原理 184
8.2.2 雙積分式A/D轉(zhuǎn)換器原理 185
8.2.3 采樣-保持電路 187
8.2.4 A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo) 187
8.2.5 集成A/D轉(zhuǎn)換器ADC0801 電路 188
習(xí) 題 189
第9章 大規(guī)模集成電路 190
9.1 只讀存儲器 ROM 190
9.1.1 只讀存儲器 ROM 框圖 190
9.1.2 掩膜ROM 190
9.1.3 熔絲式ROM PROM 191
9.1.4 電可編程ROM EPROM 191
9.1.5 用ROM電路實現(xiàn)組合邏輯函數(shù) 192
9.1.6 可編程邏輯陣列 PLA 及其應(yīng)用 192
9.2 隨機存取存儲器 RAM 193
9.2.1 RAM工作原理簡述 193
9.2.2 RAM的應(yīng)用 193
9.3 可編程邏輯器件簡介 195
9.3.1 概述 195
9.3.2 可編程陣列邏輯 PAL 195
9.3.3 通用陣列邏輯器件 GAL 195
習(xí) 題 197
參考文獻 198