結構化計算機組成（原書第4版）

定　價：￥46.00

作　者：	（美）Andrew S.Tanenbaum著；劉衛(wèi)東，徐恪譯；劉衛(wèi)東譯
出版社：	機械工業(yè)出版社
叢編項：	國外經典教材
標　簽：	暫缺

購買這本書可以去

ISBN：	9787111089025	出版時間：	2001-10-01	包裝：	平裝
開本：	26cm	頁數(shù)：	496	字數(shù)：

內容簡介

　　計算機組成與結構是計算機專業(yè)最為核心的課程之一，它講述的是計算機的組成部件的功能實現(xiàn)和運行原理。傳統(tǒng)的計算機組成與結構教材也僅僅描述了這些，而缺乏對各組成部件之間關系的描述。本書開創(chuàng)性地將結構化方法用來描述計算機組成，它以Intel的Pentium II、SUN的Ultra SPARCII和picoJavaII為例，將計算機分解成數(shù)字邏輯層、微體系結構層、指令系統(tǒng)層、操作系統(tǒng)層和匯編語言層，詳細介紹了各層的組成和實現(xiàn)，并說明了低層為上一層功能的實現(xiàn)提供的支持。最后，討論了當前方興未艾的并行計算機技術。本書可以作為計算機專業(yè)本科生學習計算機組成與結構課程的教材或參考書，也可供其他相關專業(yè)人員了解計算機組成和結構方面的知識時參閱。

作者簡介

　　AndrewcS.Tanenbaum獲得過美國麻省理工學院的理學學士學位和加利福尼亞大學伯克利分校的哲學博士學位，目前是荷蘭阿姆斯特丹Vrije大學計算機科學系的教授，并領導著一個計算機系統(tǒng)的研究小組.同時，他還是一所計算與圖像處理學院的院長，這是由幾所大學合作成立的研究生院.盡管社會工作很多，但他并沒有中斷學術研究.多年來，他在編譯技術.操作系統(tǒng).網絡及局域分布式系統(tǒng)方面進行了大量的研究工作.目前的主要研究方向是設計規(guī)模達十億用戶的廣域分布式系統(tǒng).在進行這些研究項目的基礎上，2他在各種學術雜志及會議上發(fā)表了85篇論文.他同時還是5本計算機專著的作者. Tanenbaum教授還開發(fā)了大量的軟件.他是Amsterdam編譯器套件的主要設計師，3這是一個被廣泛使用的.用來編寫可移植編譯器的工具箱.他領導編寫的MINIX，是一個用于操作系統(tǒng)教學的類UNIX的小型操作系統(tǒng).他和他的博士研究生以及其他編程人員一道設計的Amoeba分布式操作系統(tǒng)，是一個高性能的微內核分布式操作系統(tǒng).目前，可在因特網上免費得到MINIX及Amoeba. 他的一些博士研究生，在獲得學位后繼續(xù)進行研究，并取得了更大的成就，贏得了社會的贊譽，對此他深感自豪.人們稱他為桃李滿天下的教育家. Tanenbaum是ACM的會員，IEEE的會員，荷蘭皇家藝術和科學學院院士，獲得過1994年度ACMcKarlcV.Karlstrom杰出教育家獎和1997年度ACM/SIGCSE計算機科學教育杰出貢獻獎.他還入選了《世界名人錄》.他在萬維網上的主頁地址為http：//www.4cs.4vu.4nl/～ast/.

圖書目錄

出版者的話
專家指導委員會
作者簡介
譯者序
前言
第1章概述
1.1 結構化計算機組成
1.1.1 語言、層次和虛擬機
1.1.2 現(xiàn)代多層計算機
1.1.3 多層次計算機的演化
1.2 計算機體系結構的里程碑
1.2.1 第零代--機械計算機 (1642--1945)
1.2.2 第一代--電子管計算機 (1945--1955)
1.2.3 第二代--晶體管計算機 (1955--1965)
1.2.4 第三代--集成電路計算機 (1965--1980)
1.2.5 第四代--超大規(guī)模集成電路計算機 (1980--?)
1.3 計算機家族
1.3.1 技術和經濟的推動
1.3.2 計算機掃視
1.4 系列計算機舉例
1.4.1 Pentium II簡介
1.4.2 UltraSPARC II簡介
1.4.3 picoJava II簡介
1.5 本書概覽
習題
第2章計算機系統(tǒng)組成
2.1 處理器
2.1.1 CPU的組成
2.1.2 指令執(zhí)行
2.1.3 RISC和CISC
2.1.4 現(xiàn)代計算機設計原則
2.1.5 指令級并行
2.1.6 處理器級并行
2.2 主存儲器
2.2.1 存儲位
2.2.2 內存編址
2.2.3 字節(jié)順序
2.2.4 糾錯碼
2.2.5 高速緩存
2.2.6 內存條及其類型
2.3 輔助存儲器
2.3.1 層次存儲結構
2.3.2 磁盤
2.3.3 軟盤
2.3.4 IDE盤
2.3.5 SCSI盤
2.3.6 RAID盤
2.3.7 只讀光盤
2.3.8 可刻光盤
2.3.9 可擦寫光盤
2.3.10 DVD
2.4 輸入輸出設備
2.4.1 總線
2.4.2 終端
2.4.3 鼠標
2.4.4 打印機
2.4.5 調制解調器
2.4.6 字符編碼
2.5 小結
習題
第3章數(shù)字邏輯層
3.1 門和布爾代數(shù)
3.1.1 門
3.1.2 布爾代數(shù)
3.1.3 布爾函數(shù)的實現(xiàn)
3.1.4 等價電路
3.2 基本數(shù)字邏輯電路
3.2.1 集成電路
3.2.2 組合邏輯電路
3.2.3 算術電路
3.2.4 時鐘
3.3 內存
3.3.1 鎖存器
3.3.2 觸發(fā)器
3.3.3 寄存器
3.3.4 內存組成
3.3.5 內存芯片
3.3.6 RAM和ROM
3.4 CPU芯片和總線
3.4.1 CPU芯片
3.4.2 計算機總線
3.4.3 總線寬度
3.4.4 總線時鐘
3.4.5 總線仲裁
3.4.6 總線操作
3.5 CPU芯片舉例
3.5.1 Pentium II
3.5.2 UltraSPARC II
3.5.3 picoJavs II
3.6 總線舉例
3.6.1 ISA總線
3.6.2 PCI總線
3.6.3 通用串行總線
3.7 接口電路
3.7.1 輸入輸出芯片
3.7.2 地址譯碼
3.8 小結
習題
第4章微體系結構層
4.1 微體系結構舉例
4.1.1 數(shù)據通路
4.1.2 微指令
4.1.3 微指令控制：Mic-1
4.2 指令系統(tǒng)舉例：IJVM
4.2.1 堆棧
4.2.2 IJVM內存模型
4.2.3 IJVM指令集
4.2.4 將Java編譯為IJVM
4.3 實現(xiàn)舉例
4.3.1 微指令和符號語言
4.3.2 用Mic-1實現(xiàn)IJVM
4.4 微體系結構層設計
4.4.1 速度與價格
4.4.2 縮短指令執(zhí)行路徑長度
4.4.3 帶預取的設計：Mic-2
4.4.4 流水線設計：Mic'3
4.4.5 七段流水線設計：Mic-4
4.5 提高性能
4.5.1 高速緩存
4.5.2 分支預測
4.5.3 亂序執(zhí)行和寄存器重命名
4.5.4 推測執(zhí)行
4.6 微體系結構層舉例
4.6.1 Pentium II CPU的微體系結構
4.6.2 UltraSPARC-II CPU的微體系結構
4.6.3 pioJavaII CPU的微體系結構
4.6.4 三種CPU的比較
4.7 小結
習題
第5章指令系統(tǒng)層
5.1 指令系統(tǒng)層概述
5.1.1 指令系統(tǒng)層的性質
5.1.2 存儲模式
5.1.3 寄存器
5.1.4 指令
5.1.5 PentiumII指令系統(tǒng)層概述
5.1.6 UltraSPARCII指令系統(tǒng)層概述
5.1.7 Java虛擬機指令系統(tǒng)層概述
5.2 數(shù)據類型
5.2.1 數(shù)值數(shù)據類型
5.2.2 非數(shù)值數(shù)據類型
5.2.3 Pentium II的數(shù)據類型
5.2.4 UltraSPARCII的數(shù)據類型
5.2.5 Java虛擬機的數(shù)據類型
5.3 指令格式
5.3.1 指令格式設計標準
5.3.2 操作碼擴展
5.3.3 Pentium II指令格式
5.3.4 UltraSPARCII指令格式
5.3.5 Java虛擬機指令格式
5.4 尋址
5.4.1 尋址方式
5.4.2 立即尋址
5.4.3 直接尋址
5.4.4 寄存器尋址
5.4.5 寄存器間接尋址
5.4.6 變址尋址
5.4.7 基址變址尋址
5.4.8 堆棧尋址
5.4.9 轉移指令的尋址方式
5.4.10 操作碼和尋址方式的關系
5.4.11 PentiumII的尋址方式
5.4.12 UltraSPARCII的尋址方式
5.4.13 Java虛擬機尋址方式
5.4.14 尋址方式討論
5.5 指令類型
5.5.1 數(shù)據移動指令
5.5.2 雙操作數(shù)指令
5.5.3 單操作數(shù)指令
5.5.4 比較和條件轉移指令
5.5.5 過程調用指令
5.5.6 循環(huán)控制指令
5.5.7 輸入輸出指令
5.5.8 Pentium II指令系統(tǒng)
5.5.9 UltraSPARCll指令系統(tǒng)
5.5.10 picoJavaII指令系統(tǒng)
5.5.11 指令集比較
5.6 控制流
5.6.1 順序控制流和轉移
5.6.2 過程
5.6.3 協(xié)同過程
5.6.4 陷阱
5.6.5 中斷
5.7 詳細舉例：漢諾塔
5.7.1 PentiumII匯編語言實現(xiàn)的漢諾塔
5.7.2 UltraSPARC II匯編語言實現(xiàn)的漢諾塔
5.7.3 Java虛擬機匯編語言實現(xiàn)的漢諾塔
5.8 Intel的IA-64
5.8.1 Pentium II的問題
5.8.2 IA-64模型：顯式并行指令計算
5.8.3 判定
5.8.4 預取
5.8.5 現(xiàn)實障礙
5.9 小結
習題
第6章操作系統(tǒng)層
6.1 虛擬內存
6.1.1 內存分頁
6.1.2 內存分頁的實現(xiàn)
6.1.3 請求調頁和工作集模型
6.1.4 頁置換策略
6.1.5 頁大小和碎片
6.1.6 分段
6.1.7 分段的實現(xiàn)
6.1.8 PentiumII中的虛擬內存
6.1.9 UltraSPARC的虛擬內存
6.1.10 虛擬內存和高速緩存
6.2 虛擬輸入輸出指令
6.2.1 文件
6.2.2 虛擬輸入輸出指令的實現(xiàn)
6.2.3 目錄管理指令
6.3 用于并行處理的虛擬指令
6.3.1 進程創(chuàng)建
6.3.2 競爭條件
6.3.3 使用信號量的進程同步
6.4 操作系統(tǒng)實例
6.4.1 簡介
6.4.2 虛擬內存實例
6.4.3 虛擬輸入輸出實例
6.4.4 進程管理實例
6.5 小結
習題
第7章匯編語言層
7.1 匯編語言簡介
7.1.1 什么是匯編語言
7.1.2 為什么使用匯編語言
7.1.3 匯編語言語句的格式
7.1.4 偽指令
7.2 宏
7.2.1 宏定義、調用和擴展
7.2.2 帶參數(shù)的宏
7.2.3 高級特性
7.2.4 匯編器中宏處理的實現(xiàn)
7.3 匯編過程
7.3.1 兩趟匯編的匯編器
7.3.2 第一趟掃描
7.3.3 第二趟掃描
7.3.4 符號表
7.4 鏈接和加載
7.4.1 鏈接器的功能
7.4.2 目標模塊的結構
7.4.3 綁定時間和動態(tài)重定位
7.4.4 動態(tài)鏈接
7.5 小結
習題
第8章并行計算機體系結構
8.1 并行計算機設計中的主要問題
8.1.1 通信模型
8.1.2 互連網絡
8.1.3 性能
8.1.4 軟件
8.1.5 并行計算機的分類
8.2 SIMD計算機
8.2.1 陣列處理機
8.2.2 向量處理機
8.3 共享內存的多處理器系統(tǒng)
8.3.1 內存語義
8.3.2 基于UMA總線的SMP體系結構
8.3.3 使用交叉開關的UMA多處理器系統(tǒng)
8.3.4 使用多級交換網絡的UMA多處理器系統(tǒng)
8.3.5 NUMA多處理器系統(tǒng)
8.3.6 cache一致的NUMA多處理器系統(tǒng)
8.3.7 COMA多處理器系統(tǒng)
8.4 基于消息傳遞的多計算機系統(tǒng)
8.4.1 MPP：大規(guī)模并行處理機
8.4.2 COW：工作站集群
8.4.3 調度
8.4.4 用于多計算機系統(tǒng)的通信軟件
8.4.5 應用層的共享內存
8.5 小結
習題
第9章推薦讀物和參考文獻
9.1 推薦讀物
9.1.1 一般性和介紹性的讀物
9.1.2 計算機系統(tǒng)組成
9.1.3 數(shù)字邏輯層
9.1.4 微體系結構層
9.1.5 指令系統(tǒng)層
9.1.6 操作系統(tǒng)層
9.1.7 匯編語言層
9.1.8 并行計算機體系結構
9.1.9 二進制數(shù)和浮點數(shù)
9.2 參考文獻
附錄A 二進制數(shù)
附錄B 浮點數(shù)
索引