數(shù)字系統(tǒng)導(dǎo)論

第1章 數(shù)制和二進(jìn)制
1.1 引言
1.2 數(shù)制
1.3 不同基數(shù)間的轉(zhuǎn)換
1.4 基本二進(jìn)制運算
1.5 編碼
1.6 錯誤檢驗和校正
第2章 組合邏輯Ⅰ的設(shè)計
2.1 組合邏輯
2.2真值表
2.3 布爾表達(dá)式和基本邏輯函數(shù)
2.4 布爾表達(dá)式與真值表的關(guān)系
2.5 邏輯框圖
第3章 組合邏輯Ⅱ的設(shè)計方法
3.1 引言
3.2 布爾代數(shù)基礎(chǔ)
3.3 硬件實現(xiàn)
3.4 卡諾圖基礎(chǔ)
3.5 卡諾圖的應(yīng)用
第4章 硬件和混合邏輯規(guī)則
4.1 引言
4.2 門電路硬件
4.3 將混合邏輯作為設(shè)計工具
4.4 混合邏輯的描述規(guī)則 
4.5 混合邏輯在解決沖突時的使用I
第5章 中規(guī)模集成電路和大規(guī)模集成電路元器件
5.1 引言
5.2 多路轉(zhuǎn)換器
5.3 譯碼器和多路分配器 
5.4 只讀存儲器(ROM)   
第6章 時序圖 
6.1 引言
6.2 微時序圖 
6.3 沖突  
6.4 宏時序圖
6.5 時序仿真
6.6 組合電路中的反饋
第7章 觸發(fā)器
7.1 引言  
7.2 基本鎖存器
7.3無抖動開關(guān)
7.4 時鐘RS觸發(fā)器
7.5 JK觸發(fā)器
7.6 帶有預(yù)置端和清零端的JK觸發(fā)器
7.7 觸發(fā)器中的信號的傳輸
7.8 其他觸發(fā)器類型
7.9 觸發(fā)器的觸發(fā)和時序
7.1 亞穩(wěn)度
第8章 觸發(fā)器的組合
8.1 寄存器
8.2 并行串行轉(zhuǎn)換
8.3 波紋計數(shù)器
8.4 速率乘法器
8.5 隨機存取存儲器(RAM)
第9章 專用器件
9.1 引言  
9.2 程序設(shè)計技術(shù)
9.3 PROMS和EPROMS
9.4 可編程陣列邏輯(PAL)
9.5 可編程邏輯陣列(PLA)
9.6 門陣列
9.7 可編程門陣列
9.8 全定制設(shè)計
第1章 簡單狀態(tài)機設(shè)計
1.1 引言  
1.2 用D觸發(fā)器設(shè)計的傳統(tǒng)狀態(tài)機
1.3 用J-K觸發(fā)器設(shè)計
1.4 可編程邏輯器件的設(shè)計
1.5 ASM表
1.6 從ASM表設(shè)計：用最少的F．F(觸發(fā)器)實現(xiàn)布爾方程
1.7 從ASM表設(shè)計：單狀態(tài)(one-hot)控制器的實現(xiàn)
1.8 從ASM表設(shè)計：狀態(tài)表輸入到可編程器件
1.9 狀態(tài)機的時鐘
1.1 狀態(tài)機中的初始化與鎖定
第11章 電可編程功能
11.1 引言   
11.2 基本元件
11.3 可編程門陣列
11.4 算術(shù)邏輯單元
11.5 可編程寄存器
附錄A 基本布爾定理和恒等式
附錄B 標(biāo)準(zhǔn)邏輯符號
附錄C 數(shù)字邏輯模擬的一些說明