鐵路信號容錯技術(shù)

     目 錄
   第一章 總 論
    1.1容錯技術(shù)概論
    1.2故障安全技術(shù)概論
   第二章 故障測試
    2.1數(shù)字電路（或系統(tǒng)）的故障和故障模型
    2.2故障測試總論
    2.3部件的功能測試
    2.4門級的結(jié)構(gòu)測試
    2.5其它的故障檢測技術(shù)
    2.6系統(tǒng)級診斷
   第三章 硬件冗余技術(shù)
    3.1冗余技術(shù)的基本概念
    3.2N模冗余技術(shù)
    3.3待命儲備系統(tǒng)
    3.4混合冗余系統(tǒng)
    3.5二模冗余系統(tǒng)
    3.6局部網(wǎng)絡(luò)冗余技術(shù)
   第四章 軟件冗余技術(shù)
    4.1軟件可靠性的基本概念
    4.2軟件的避錯技術(shù)
    4.3容錯軟件的結(jié)構(gòu)
    4.4軟件錯誤檢測技術(shù)
    4.5軟件容錯技術(shù)
   第五章 故障安全組合邏輯電路
    5.1基本故障安全邏輯電路的定義
    5.2單調(diào)邏輯函數(shù)
    5.3基本故障安全邏輯電路的條件
    5.4故障安全組合邏輯電路
    5.5實現(xiàn)基本故障安全邏輯電路應(yīng)該考慮的主要問題
    5.6電阻一晶體管調(diào)變式故障安全邏輯電路
    5.7三值故障安全邏輯電路
    5.8交替邏輯電路及其故障安全性
   第六章 故障安全的時序邏輯電路
    6.1時序電路和狀態(tài)機
    6.2故障安全（FS）時序電路基本概念
    6.3用對稱出錯元件（SFE）和波格碼設(shè)計FS同步時序電路
    6.4用對稱出錯元件（SFE）和等重碼kCn設(shè)計FS同步時序電路
    6.5用SFE元件和集合分劃理論設(shè)計FS同步時序電路
    6.6N－FS時序電路
   第七章 自校驗邏輯電路
    7.1概 述
    7.2自校驗邏輯電路的特點及一般結(jié)構(gòu)模型
    7.3自校驗邏輯電路的定義
    7.4完全自校驗檢測器
    7.5雙軌代碼完全自校驗檢測器
    7.6奇偶校驗碼完全自校驗檢測器
    7.7m/n編碼的完全自校驗檢測器
    7.8強故障保險邏輯
    7.9自校驗和故障安全的關(guān)系
   第八章 故障安全計算機
    8.1概 述
    8.2鐵路信號設(shè)備微型計算機化的特點
    8.3單機閉環(huán)自診斷故障安全計算機
    8.4采用單機軟件冗余的故障安全計算機
    8.5雙模緊密耦合總線同步式故障安全計算機
    8.6雙模時差同步式故障安全計算機
    8.7雙模軟件冗余的故障安全計算機
    8.8三模緊密耦合總線同步式故障安全計算機
    8.9三模松散耦合式故障安全計算機
    8.10故障安全輸入接口
    8.11故障安全輸出接口
    8.12故障安全傳輸
   第九章 軟件系統(tǒng)的故障安全
    9.1軟件系統(tǒng)故障安全概述
    9.2軟件故障安全性需求分析
    9.3軟件系統(tǒng)的故障安全性設(shè)計準(zhǔn)則
    9.4軟件系統(tǒng)安全性驗證和評估
   主要參考文獻(xiàn)