微機(jī)系統(tǒng)硬件教程

     目 錄
   第一章 微型計(jì)算機(jī)概論
    1.1微處理器和微型計(jì)算機(jī)
    1.2微處理器（μp）發(fā)展簡況
    1.3微型計(jì)算機(jī)的分類概述
    1.3.1按數(shù)據(jù)總線位數(shù)劃分
    1.3.2按組裝形式和系統(tǒng)規(guī)模劃分
    1.4工程工作站
    1.4.1什么是工程工作站
    1.4.2工程工作站的特點(diǎn)
    1.5.32位超級微機(jī)系統(tǒng)
    1.5.1超級小型機(jī)和超級微型機(jī)
    1.5.2超級微機(jī)系統(tǒng)的特點(diǎn)
   第二章 Intel8086/8088微處理器
    2.1 8086/8088微處理器的內(nèi)部結(jié)構(gòu)
    2.1.1執(zhí)行部件（EU）和總線接口部件（BIU）
    2.1.2寄存器結(jié)構(gòu)
    2.1.38086/8088系統(tǒng)中的存貯器組織及地址的形成
    2.2 8086/8088指令的尋址方式
    2.2.1概述
    2.2.2尋址方式
    2.3 8086/8088指令系統(tǒng)簡介
    2.3.1數(shù)據(jù)傳送指令
    2.3.2算術(shù)指令
    2.3.3位處理指令
    2.3.4程序轉(zhuǎn)移指令
    2.3.5字符串指令
    2.4 8086/8088微處理器的引腳功能
    2.4.1 8088的引腳功能說明
    2.4.2 8086的引腳與8088的不同之處
    2.4.3最大方式和最小方式組成框圖舉例
   第三章 匯編語言與匯編程序的約定
    3.1概述
    3.1.1 匯編語言與匯編程序
    3.1.2兩類匯編語句
    3.2指令性語句
    3.2.1標(biāo)號（Lable）
    3.2.2指令助記符
    3.2.3操作數(shù)（Operand）
    3.2.4各種尋址方式下操作數(shù)的表達(dá)式
    3.3指示性語句
    3.3.1數(shù)據(jù)定義語句
    3.3.2符號定義語句
    3.3.3段定義語句
    3.3.4過程定義語句
    3.4宏指令語句
    3.4.1問題的引出
    3.4.2IBM宏匯編中的主要宏操作偽指令
    3.4.3宏指令與子程序的區(qū)別
    3.5條件偽指令
   第四章 匯編語言程序設(shè)計(jì)方法
    4.1概述
    4.1.1程序設(shè)計(jì)的步驟
    4.1.2程序的基本結(jié)構(gòu)
    4.2順序結(jié)構(gòu)程序
    4.3分支結(jié)構(gòu)程序
    4.3.1分支結(jié)構(gòu)的二要素
    4.3.2利用比較轉(zhuǎn)移指令
    4.3.3利用跳轉(zhuǎn)表實(shí)現(xiàn)分支
    4.4循環(huán)結(jié)構(gòu)
    4.4.1概述
    4.4.2循環(huán)程序舉例
    4.5子程序
    4.5.1概述
    4.5.2子程序結(jié)構(gòu)舉例
    4.6編程綜合舉例
   第五章 存貯器接口
    5.1存貯器的種類、功能及特性
    5.1.1存貯器的分類
    5.1.2存貯器的主要技術(shù)指標(biāo)
    5.1.3內(nèi)存貯器中的數(shù)據(jù)組織
    5.1.4存貯器的基本結(jié)構(gòu)
    5.2半導(dǎo)體存貯器
    5.2.1半導(dǎo)體存貯器的分類
    5.2.2隨機(jī)存取存貯器RAM
    5.2.3只讀存貯器ROM
    5.3內(nèi)存貯器芯片與CPU的連接
    5.3.1存貯器的地址選擇
    5.3.2動態(tài)RAM與CPU的連接
    5.3.3存貯器芯片同CPU連接時必需注意的問題
    5.4 8086系統(tǒng)的存貯器組織
    5.4.1 8086/8088的存貯器訪問操作
    5.4.2 存貯器組織
   第六章 輸入/輸出
    6.1概述
    6.1.1外設(shè)接口的功能
    61.2外設(shè)接口的一般結(jié)構(gòu)
    6.1.3 I/O端口的編址方式
    6.2微機(jī)系統(tǒng)中數(shù)據(jù)傳送的控制方式
    6.2.1程序控制傳送方式
    6.2.2 DMA（直接存貯器存取）傳送方式
    6.2.3I/O處理機(jī)方式
    6.3簡單的輸入/輸出接口芯片
    6.3.1緩沖器74LS244
    6.3.2鎖存器74LS373
    6.3.3數(shù)據(jù)收發(fā)器74LS245
    6.4DMA控制器
    6.4.1結(jié)構(gòu)與功能
    6.4.2引腳信號
    6.4.3工作周期
    6.4.4寄存器說明
   第七章 微型計(jì)算機(jī)的中斷系統(tǒng)
    71概述
    7.1.1中斷的基本概念
    7.1.2中斷處理過程
    7.1.3中斷優(yōu)先級
    7.1.4中斷的嵌套
    7.2 8259A可編程中斷控制器（PIC）
    7.2.1功能與結(jié)構(gòu)
    7.2.2中斷的順序
    7.2.3編程概述
    7.38086/8088的中斷系統(tǒng)
    7.3.1外部中斷
    7.3.2內(nèi)部中斷
    7.3.3中斷指針表
    7.3.4中斷過程
   第八章 可編程接口芯片
    8.1概述
    8.2可編程并行接口芯片8255A（PPI）
    8.2.1結(jié)構(gòu)和引腳功能
    8.2.2方式選擇
    8.2.3應(yīng)用舉例
    8.3可編程定時器/計(jì)數(shù)器8253—5（PIT）
    8.3.1結(jié)構(gòu)和功能
    8.3.2工作方式
    8.4串行接口芯片
    8.4.1串行通信概述
    8.4.2異步通信
    8.4.3可編程通信接口8251A（USART）
   第九章 微型計(jì)算機(jī)的總線
    9.1概述
    9.1.1總線
    9.1.2三類總線
    9.1.3片總線的作用
    9.1.4總線標(biāo)準(zhǔn)
    9.2總線仲裁
    9.2.1總線仲裁機(jī)構(gòu)的基本形式
    9.2.28289仲裁器及其應(yīng)用
    9.3 S—100總線
    9.3.1概述
    9.3.2信號功能
    9.3.3電氣規(guī)范
    9.4 STD總線
    9.4.1概述
    9.4.2信號分配
    9.4.3信號說明
    9.5 IEEE—488總線
    9.5.1概述
    9.5.2接口信號功能簡介
    96RS—232C串行接口標(biāo)準(zhǔn)
    9.6.1概述
    9.6.2接口功能
    9.6.3RS422A、RS423A標(biāo)準(zhǔn)
    9.6.420mA電流環(huán)
    9.7 ISA總線和EISA總線
    9.7.1ISA總線（AT總線）
    9.7.2EISA總線
   第十章 一個典型的微機(jī)系統(tǒng)——IBMPC/XT機(jī)電路分析
    10.1 IBMPC/XT機(jī)概貌
    10.1.1 IBM個人計(jì)算機(jī)
    10.1.2 IBMPC/XT的組成
    10.2處理器子系統(tǒng)
    10.2.1PC/XT機(jī)的控制核心
    10.2.2等待狀態(tài)控制邏輯
    10.3存貯器子系統(tǒng)
    10.3.1PC/XT機(jī)的系統(tǒng)存貯器配置
    10.3.2只讀存貯器
    10.3.3讀寫存貯器
    10.4總線結(jié)構(gòu)
    10.4.1系統(tǒng)板的組成框圖
    10.4.2三種總線
    10.4.3I/O通道
    10.5中斷邏輯與DMA控制邏輯
    10.5.1系統(tǒng)板中I/O接口電路的片選譯碼電路
    10.5.2中斷邏輯
    10.5.3DNA控制邏輯
    10.6系統(tǒng)板上的I/O接口邏輯
    10.6.1定時/計(jì)數(shù)電路
    10.6.2并行接口電路
    10.6.3鍵盤接口電路
    10.6.4揚(yáng)聲器接口
   第十一章 Intel80286微處理器
    11.1 80286微處理器的基本結(jié)構(gòu)
    11.1.1內(nèi)部結(jié)構(gòu)框圖
    11.1.2寄存器結(jié)構(gòu)
    11.2 80286微處理器的引腳功能
    11.3 80286微處理器的總線操作
    11.3.1總線周期分類
    11.3.2總線狀態(tài)
    11.3.3總線時序
    11.4.80286微處理器的實(shí)地址方式
    11.5 80286微處理器的虛地址保護(hù)方式
    11.5.1存貯器尋址
    11.5.2特權(quán)系統(tǒng)下的段訪問
    11.6中斷
    11.6.1中斷原因
    11.6.2中斷過程和IDT
    11.6.3硬中斷
    11.6.4軟中斷和內(nèi)部中斷
    11.7 80286的指令系統(tǒng)
   第十二章 PC/AT機(jī)系統(tǒng)板電路分析
    12.1處理器模塊
    12.1.1時鐘發(fā)生器
    12.1.2總線控制器
    12.1.3地址鎖存器和數(shù)據(jù)接收/發(fā)送緩沖器電路
    12.2存貯器模塊
    12.2.1PC/AT機(jī)中的存貯器地址空間分配
    12.2.2ROM子系統(tǒng)
    12.2.3RAM子系統(tǒng)
    12.3中斷邏輯和DMA邏輯
    12.3.1系統(tǒng)板上的I/O譯碼電路
    12.3.2中斷控制邏輯
    12.3.3DMA控制邏輯
    12.4系統(tǒng)板上的I/O電路
    12.4.1系統(tǒng)定時器/計(jì)數(shù)器電路
    12.4.2實(shí)時時鐘/CMOSRAM子系統(tǒng)
    12.4.3鍵盤接口電路——鍵盤控制器
    附錄一、8086指令系統(tǒng)表
    附錄二、PC/XT機(jī)系統(tǒng)板電路圖