本書特色：·在附錄中給出VHDL語言詞法元素、語法產生式及詞匯表等?！榱耸挂呀浭煜++語言的讀者能盡快掌握和理解VHDL語言，特地在緒論中扼要討論了VHDL與C++的類比?！け緯哪繕耸侨妗⑾到y(tǒng)和準確地講述超高速集成電路（VHSIC）的硬件描述語言（VHDL）?！榱司S護VHDL語言標準的權威性，本書力求既保持其完整、嚴謹和原汁原味，同時又補充了部分例題，幫助讀者理解有關的語法現(xiàn)象。·通過閱讀這些例題將有助于提高讀者編寫VHDL語言描述的能力。本教程是參照IEEEStandardsVHDLLanguageReferenceManual（IEEEStd1076，2000年版）編寫。全書共分十三章。第1章設計實體和組裝。實體是VHDL語言基本硬件的抽象，而組裝則描述出各實體的配置，以構成系統(tǒng)的完整設計。第2章子程序和包，前者用于定義計算數(shù)值或展示行為算法，后者則提供一種定義資源的方法，使不同設計單元可共享這些資源。第3章闡明VHDL支持的各種類型與預定義類型。所有預定義類型都包含在附錄D的STANDARD當中。第4章闡述類型和子類型說明、各種對象說明、別名說明、屬性說明、群組和群組模板說明等。第5章討論將附加信息與已說明的實體相關聯(lián)的方法，包括屬性規(guī)定、組裝規(guī)定和拆按規(guī)定。第6章給出應用于各種形式名稱的命名規(guī)則。第7章討論適用于各種不同形式的表達式及其計算的規(guī)則。第8章討論按出現(xiàn)順序定義執(zhí)行一個子程序或進程的算法。第9章討論各自異步執(zhí)行的并發(fā)語句，它們用于定義互相連接的塊和進程，而這些塊和進程用于共同描述出設計的行為和結構。第10章闡明用于定義說明范圍的規(guī)則與描述文本中各個位置上的標識符可見的規(guī)則。第11章闡明VHDL語言描述的總體組織以及設計庫中對描述的分析及定義。第12章明確說明生效的過程，稱為該說明的確立。只有定義該模型的各設計層次和結構的說明項都確立了，才能進行模型的模擬。第13章以神經元計算機的一個完整的全機性的描述和模擬向量編制說明VHDL語言的設計實踐。所用程序量涵蓋了大量的VHDL語言的語法現(xiàn)象。本書主要面向從事VHDL語言高級綜合和模擬驗證工具研究、開發(fā)的研究生、教師、科研工作人員和從事EDA專業(yè)的高級技術人員，也可供高等學校計算機、信息處理、自動控制、電子工程和通信技術等專業(yè)的研究生及高年級本科生參考。
鄂公網安備 42010302001612號 