第1章 數(shù)字電路基礎
1.1 數(shù)字電路概述
1.1.1 數(shù)字信號和數(shù)字電路
1.1.2 數(shù)字電路的特點
1.1.3 數(shù)字電路的分類
1.1.4 脈沖與脈沖參數(shù)
1.2 計數(shù)體制
1.2.1 進位計數(shù)制
1.2.2 二進制數(shù)
1.2.3 八進制數(shù)和十六進制數(shù)
1.2.4 數(shù)制轉換
1.2.5 BCD碼
1.2.6 格雷碼
習題
第2章 邏輯代數(shù)
2.1 邏輯代數(shù)中的三種基本運算
2.1.1 或運算(Logic Addition)
2.1.2 與運算(Logic Multiplication)
2.1.3 非運算(Logic Negation)
2.2 邏輯函數(shù)及其表示方法
2.2.1 邏輯函數(shù)
2.2.2 邏輯函數(shù)的表示方法
2.3 邏輯代數(shù)基本定律及常用公式
2.3.1 邏輯代數(shù)基本定律
2.3.2 邏輯代數(shù)的常用公式
2.3.3 邏輯代數(shù)的重要規(guī)則
2.3.4 邏輯代數(shù)的相等
2.4 邏輯函數(shù)的化簡
2.4.1 邏輯函數(shù)表達式的基本形式
2.4.2 邏輯函數(shù)表達式的標準形式
2.4.3 邏輯函數(shù)的化簡
習題
第3章 邏輯門電路
3.1 分立元件門電路
3.1.1 二極管開關特性
3.1.2 晶體三極管開關特性
3.1.3 簡單門電路
3.1.4 復合門電路
3.2 TTL集成與非門電路
3.2.1 TTL電路的結構
3.2.2 TTL電路的工作原理
3.2.3 TTL與非門的傳輸特性
3.2.4 TTL與非門的性能指標
3.2.5 TTL與非門的改進
3.2.6 TTL電路的其他類型
3.3 其他雙極型門電路
3.3.1 射極耦合邏輯電路(ECL電路)
3.3.2 注入邏輯電路
3.4 MOS門電路
3.4.1 MOS反相器
3.4.2 MOS與非門
3.4.3 MOS或非門
3.4.4 CMOS傳輸門
習題
第4章 組合邏輯電路
4.1 概述
4.2 組合邏輯電路的分析
4.2.1 分析步驟
4.2.2 分析舉例
4.3 組合邏輯電路的設計
4.3.1 設計步驟
4.3.2 設計舉例
4.4 常用組合邏輯部件
4.4.1 編碼器
4.4.2 譯碼器
4.4.3 數(shù)據選擇器
4.4.4 加法器
4.4.5 數(shù)碼比較器
4.5 用中規(guī)模集成電路設計組合電路
4.5.1 用數(shù)據選擇器實現(xiàn)組合邏輯函數(shù)
4.5.2 用譯碼器實現(xiàn)組合邏輯函數(shù)
4.6 組合邏輯電路中的競爭冒險現(xiàn)象
4.6.1 競爭冒險
4.6.2 判斷競爭冒險的方法
4.6.3 消除競爭冒險的方法
習題
第5章 集成觸發(fā)器
5.1 基本RS觸發(fā)器
5.1.1 電路結構
5.1.2 基本工作原理
5.1.3 邏輯功能的表示方法
5.2 同步RS觸發(fā)器
5.2.1 同步RS觸發(fā)器的電路結構
5.2.2 同步RS觸發(fā)器的基本工作原理
5.2.3 觸發(fā)器外部邏輯特性的描述方法
5.2.4 同步RS觸發(fā)器的空翻問題
5.3 主從式觸發(fā)器
5.3.1 主從式RS觸發(fā)器
5.3.2 主從JK觸發(fā)器
5.3.3 主從CMOS型D觸發(fā)器
5.3.4 其他類型的觸發(fā)器
5.4 邊沿觸發(fā)器
5.4.1 維持阻塞觸發(fā)器
5.4.2 負邊沿JK觸發(fā)器
5.5 集成觸發(fā)器的使用及參數(shù)測試
5.5.1 應用集成觸發(fā)器應注意的問題
5.5.2 集成觸發(fā)器的參數(shù)及測試
5.5.3 觸發(fā)器電路小結
習題
第6章 時序邏輯電路
6.1 概述
6.1.1 時序電路的結構特點
6.1.2 時序電路邏輯功能的描述
6.1.3 時序電路的分類
6.2 時序邏輯電路的分析
6.2.1 時序電路的分析步驟
6.2.2 舉例
6.3 時序邏輯電路的設計
6.3.1 時序邏輯電路的設計步驟
6.3.2 時序邏輯電路設計舉例
6.4 常用時序邏輯電路
6.4.1 計數(shù)器
6.4.2 寄存器
6.4.3 節(jié)拍脈沖發(fā)生器
習題
第7章 脈沖信號的產生及波形變換
7.1 集成多諧振蕩器
7.1.1 多諧振蕩器
7.1.2 由TTL門電路組成的多諧振蕩器
7.1.3 石英晶體多諧振蕩器
7.1.4 CMOS門電路組成的多諧振蕩器
7.2 單穩(wěn)態(tài)觸發(fā)電路
7.2.1 TTL門電路組成的單穩(wěn)態(tài)觸發(fā)電路
7.2.2 集成單穩(wěn)態(tài)觸發(fā)電路
7.3 施密特觸發(fā)器
7.3.1 邏輯門電路組成的施密特觸發(fā)器
7.3.2 集成施密特觸發(fā)器CT7413介紹
7.3.3 施密特觸發(fā)器的應用
7.4 集成定時器
7.4.1 CC7555定時器的電路結構
7.4.2 CC7555的管腳和邏輯功能介紹
7.4.3 典型應用舉例
習題
第8章 數(shù)模轉換器和模數(shù)轉換器
8.1 概述
8.2 數(shù)模轉換器
8.2.1 數(shù)模轉換原理
8.2.2 權電阻 D/A轉換器
8.2.3 T型電阻網絡Ｄ/Ａ轉換器
8.2.4 集成Ｄ/Ａ轉換器
8.3 模數(shù)轉換器
8.3.1 A/D轉換的一般過程
8.3.2 逐次漸近型（逼近型）A/D轉換器
8.3.3 并聯(lián)比較型A／D轉換器
8.3.4 雙積分型A／D轉換器
8.3.5 A／D轉換器的主要參數(shù)
8.3.6 集成A/D轉換器
習題
第9章 大規(guī)模集成電路介紹
9.1 概述
9.1.1 集成電路發(fā)展的歷程
9.1.2 大規(guī)模和超大規(guī)模集成電路的特點
9.1.3 大規(guī)模集成電路分類
9.2 只讀存儲器ROM及其應用
9.2.1 固定只讀存儲器
9.2.2 可編程只讀存儲器
9.2.3 可改寫只讀存儲器
9.2.4 只讀存儲器應用舉例
9.3 隨機存取存儲器（RAM）
9.3.1 RAM的結構
9.3.2 存儲單元
9.4 專用邏輯集成電路
9.4.1 可編程邏輯器件PLD
9.4.2 門陣列邏輯電路GAL
9.4.3 現(xiàn)場可編程門陣列邏輯電路（FPGA）
9.4.4 標準單元邏輯電路（SCL）
習題
部分習題答案
附錄A 常用邏輯符號對照表
參考文獻
鄂公網安備 42010302001612號 