PLD器件與EDA技術(shù)

定　價：￥22.00

作　者：	李冬梅編著
出版社：	北京廣播學(xué)院出版社
叢編項：	通信與信息系統(tǒng)書系
標(biāo)　簽：	可編程邏輯器件電子電路

購買這本書可以去

ISBN：	9787810048705	出版時間：	2004-01-01	包裝：	平裝
開本：	26cm	頁數(shù)：	202 pages	字?jǐn)?shù)：

內(nèi)容簡介

　　《PLD器件與EDA技術(shù)》可作為電子類、通信類、計算機(jī)類本科生的教學(xué)用書，也可供相關(guān)專業(yè)的師生和從事數(shù)字電路系統(tǒng)設(shè)計的科技人員自學(xué)和參考。在閱讀《PLD器件與EDA技術(shù)》之前，應(yīng)具備數(shù)字邏輯電路的基礎(chǔ)知識。

作者簡介

暫缺《PLD器件與EDA技術(shù)》作者簡介

圖書目錄

第1章可編程邏輯器件的硬件結(jié)構(gòu)
1．1 可編程邏輯器件概述
l．2 MAX7000系列PLD器件的結(jié)構(gòu)與特點
1．2．1 基本宏單元（Macroceil）
1．2．2 邏輯陣列塊（Logic Array Block）
1．2．3 I／O引腳
1．2．4 可編程互連陣列（Programmable Interconneet Array）及I／O控制塊
1．2．5 復(fù)雜宏單元
1．2．5．1 共享擴(kuò)展乘積項（Sharea．ble Expanders）
1．2．5．2 并聯(lián)擴(kuò)展乘積項（Parallel Expanders）
1．2．5．3 異或門控制端
1．2．5．4 D觸發(fā)器的時鐘
1．2．5．5 D觸發(fā)器的置位（PRN）和清零（CLRN）控制
1．2．6 MAX7000E和MAX7000S系列PLD的結(jié)構(gòu)
1．2．7 時間特性（Timing）
1．3 FLEXlOK系列PLD器件的結(jié)構(gòu)與特點
1．3．1 FLEXlOK系列PLD芯片的總結(jié)構(gòu)
1．3．2 隱埋陣列塊（EAB）
1．3．3 邏輯陣列塊（LAD）
1．3．4 邏輯單元（LE）
1．3．5 快速互連通道（FaSt Track Interconnect）
1．3．6 I／O單元（I／OElemen亡）
1．3．7 時間特性（Timing）
1．3．8 其它應(yīng)用特點
第2章 MAX+plusⅡPLD開發(fā)工具
2．1 PLD開發(fā)流程
2．2 電路設(shè)計輸入
2．3 編譯處理
2．4 仿真器（Simulator）
2．5 時序分析器（Timing Analyzer）
2．6 編程器（Programmer）
2．7 一個綜合例子
2．7．1 設(shè)計說明
……