微型計(jì)算機(jī)原理及應(yīng)用

序

前言

第1章 概述

本章學(xué)習(xí)目標(biāo)
1.1 計(jì)算機(jī)和微型計(jì)算機(jī)的發(fā)展概況
1.1.1 計(jì)算機(jī)的發(fā)展
1.1.2 微型計(jì)算機(jī)的發(fā)展
1.2 微型計(jì)算機(jī)的特點(diǎn)和應(yīng)用范圍
1.2.1 微型計(jì)算機(jī)的特點(diǎn)
1.2.2 微型機(jī)的應(yīng)用范圍
1.3 微型計(jì)算機(jī)的基本組成
1.3.1 計(jì)算機(jī)系統(tǒng)組成
1.3.2 微型計(jì)算機(jī)的硬件組成
1.4 微型計(jì)算機(jī)中的數(shù)的編碼和字符的表示
1.4.1 二進(jìn)制
1.4.2 二進(jìn)制與十進(jìn)制的互化
1.4.3 八進(jìn)制和十六進(jìn)制
1.4.4 有符號數(shù)的表示方法
1.4.5 定點(diǎn)數(shù)與浮點(diǎn)數(shù)
1.4.6 計(jì)算機(jī)中的編碼
本章小結(jié)
習(xí)題

第2章 微處理器

本章學(xué)習(xí)目標(biāo)
2.1 微處理器概述
2.1.1 CPU的基本概念和組成
2.1.2 CPU主要技術(shù)參數(shù)
2.1.3 CPU主流技術(shù)術(shù)語淺析
2.2 8086／8088微處理器
2.2.1 8086的編程結(jié)構(gòu)
2.1.2 8086的工作模式和引腳功能
2.2.3 8086的系統(tǒng)組成
2.2.4 8086的總統(tǒng)時(shí)序
2.3 8086指個(gè)系統(tǒng)和匯編語言
2.3.1 尋址方式
2.3.2 8086的指個(gè)系統(tǒng)
2.3.3 匯編語言程序設(shè)計(jì)
2.4 飛速發(fā)展的CPU
2.4.1 輝煌的歷程
2.4.2 潮流和未來
本章小結(jié)
習(xí)題

第3章 總線和主板

本章學(xué)習(xí)目標(biāo)
3.1 總線基本概念
3.1.1 什么是總線
3.1.2 面向總線的體系結(jié)構(gòu)
3.1.3 總線分類和性能指標(biāo)
3.2 總線原理
3.2.1 總線的控制
3.2.2 數(shù)據(jù)傳送
3.2.3 總線仲裁
3.2.4 總驅(qū)動(dòng)和其他控制
3.3 微機(jī)系統(tǒng)總線標(biāo)準(zhǔn)
3.3.1 系統(tǒng)總線標(biāo)準(zhǔn)
3.3.2 常見系統(tǒng)總線標(biāo)準(zhǔn)
3.3.3 其他總線
3.4 總線新技術(shù)
3.5 認(rèn)識(shí)主板
3.6 主板結(jié)構(gòu)
3.7 主板控制芯片組
3.7.1 概念及結(jié)構(gòu)
3.7.2 流行芯片組
3.7.3 BIOS與CMOS
3.8 主板發(fā)展趨勢
3.8.1 主板結(jié)構(gòu)的新變化
3.8.2 主板總線速度的提升
3.8.3 主板超頻穩(wěn)定性能的成熟
3.8.4 主板安全穩(wěn)定性能的增強(qiáng)
3.8.5 主權(quán)方便性能的提高
3.8.6 主權(quán)能源功能的改進(jìn)
3.8.7 整合技術(shù)日新月異
本章小結(jié)
習(xí)題

第4章 存儲(chǔ)器

本章學(xué)習(xí)目標(biāo)
4.1 存儲(chǔ)器的概念、分類和要素
4.1.1 簡介
4.1.2 半導(dǎo)體存儲(chǔ)器的分類
4.1.3 選擇存儲(chǔ)器件的考慮因素
4.2 隨機(jī)讀寫存儲(chǔ)器（RAM）
4.2.1 靜態(tài)RAM
4.2.2 動(dòng)態(tài)RAM
4.2.3 幾種新型的RAM技術(shù)及芯片類型
4.3 只讀存儲(chǔ)器（ROM）
4.3.1 掩膜ROM
4.3.2 可擦除可編程的ROM（EPROM）
4.3.3 電可擦可編程ROM（EEROM）
4.4 CPU與存儲(chǔ)器的連接
4.4.1 CPU與存儲(chǔ)器的連接時(shí)應(yīng)注意的問題
4.4.2 存儲(chǔ)器片選信號的產(chǎn)生方式和譯碼電路
4.4.3 CPU（8088系列）與存儲(chǔ)器的連接
4.5 IBM－PC/XT中的存儲(chǔ)器，擴(kuò)展存儲(chǔ)器及其管理
4.5.1 存儲(chǔ)空間的分配
4.5.2 ROM子系統(tǒng)
4.5.3 RAM子系統(tǒng)
4.5.4 尋址范圍
4.5.5 存儲(chǔ)器的管理
4.5.6 高速緩存器Cache
本章小結(jié)
習(xí)題

第5章 中斷系統(tǒng)

本章學(xué)習(xí)目標(biāo)
5.1 中斷系統(tǒng)基本概念
5.1.1 中斷系統(tǒng)的作用
5.1.2 中斷源
5.2 中斷的處理過程
5.2.1 中斷請求與中斷屏蔽
5.2.2 中斷優(yōu)先級排隊(duì)
5.2.3 中斷響應(yīng)
5.2.4 中斷處理
5.3 IBM-PC機(jī)中斷系統(tǒng)結(jié)構(gòu)
5.3.1 8086/8088CPU的中斷結(jié)構(gòu)體系
5.3.2 8086/8088中斷優(yōu)先級別對中斷源的管理
5.3.3 IBM-PC/XT的中斷控制邏輯
5.3.4 IBM-PC/AT的中斷控制邏輯
5.4 Intel 8259A可編程中斷控制器
5.4.1 8259A的框圖和引腳
5.4.2 中斷觸發(fā)方式和中斷響應(yīng)過程
5.4.3 工作方式
5.4.4 屏蔽中斷源的方式
5.4.5 結(jié)束中斷處理的方式
5.4.6 中斷級聯(lián)方式
5.4.7 8259A初始化命令字和操作方式命令字
5.5 中斷程序舉例
5.5.1 IBM-PC/XT機(jī)對8259A的初始化
5.5.2 IBM-PC/AT機(jī)對8259A的初始化
本章小結(jié)
習(xí)題

第6章 微型計(jì)算機(jī)接口技術(shù)

本章學(xué)習(xí)目標(biāo)
6.1 微型計(jì)算機(jī)接口技術(shù)概述
6.2 輸入與輸出
6.2.1 概述
6.2.2 CPU與外設(shè)數(shù)據(jù)傳送的方式
6.3 并行數(shù)據(jù)接口
6.3.1 簡單并行口
6.3.2 8255A可編程輸入/輸出接口
6.4 串行數(shù)據(jù)接口
6.4.1 概述
6.4.2 可編程串行接口芯片8250
6.5 MA接口
6.5.1 概述
6.5.2 可編程DMA控制器Intel8237
6.6 8253可編程定時(shí)計(jì)數(shù)器
6.6.1 概述
6.6.2 8253定時(shí)計(jì)數(shù)器
6.7 數(shù)/模、模/數(shù)轉(zhuǎn)換器及其與CPU的接口
6.7.1 概述
6.7.2 數(shù)模轉(zhuǎn)換器及其與CPU的接口
6.7.3 模/數(shù)轉(zhuǎn)換器及其與CPU的接口
本章小結(jié)
習(xí)題

附錄一 ASCII碼表

附錄二 8086／8088指令系統(tǒng)一覽表

參考文獻(xiàn)