EDA技術(shù)及應(yīng)用（第二版）

第1章  緒論 1                  
 1.1  EDA技術(shù)的涵義 1                  
 1.2  EDA技術(shù)的發(fā)展歷程 1                  
 1.3  EDA技術(shù)的主要內(nèi)容 3                  
 1.4  EDA軟件系統(tǒng)的構(gòu)成 5                  
 1.5  EDA工具的發(fā)展趨勢 6                  
 1.6  EDA的工程設(shè)計流程 7                  
 1.7  數(shù)字系統(tǒng)的設(shè)計 10                  
 1.7.1  數(shù)字系統(tǒng)的設(shè)計模型 10                  
 1.7.2  數(shù)字系統(tǒng)的設(shè)計方法 11                  
 1.7.3  數(shù)字系統(tǒng)的設(shè)計準(zhǔn)則 12                  
 1.7.4  數(shù)字系統(tǒng)的設(shè)計步驟 13                  
 1.8  EDA技術(shù)的應(yīng)用展望 14                  
 第2章  大規(guī)?？删幊踢壿嬈骷?nbsp;16                  
 2.1  可編程邏輯器件概述 16                  
 2.1.1  PLD的發(fā)展進(jìn)程 16                  
 2.1.2  PLD的種類及分類方法 18                  
 2.2  復(fù)雜可編程邏輯器件(CPLD) 19                  
 2.2.1  CPLD的基本結(jié)構(gòu) 19                  
 2.2.2  Altera 公司的器件產(chǎn)品 25                  
 2.3  現(xiàn)場可編程門陣列(FPGA) 41                  
 2.3.1  FPGA器件的結(jié)構(gòu) 41                  
 2.3.2  FPGA的配置模式 54                  
 2.3.3  FPGA器件性能比較 59                  
 2.4  在系統(tǒng)可編程(ISP)邏輯器件 61                  
 2.4.1  ispLSI/pLSI 邏輯器件 62                  
 2.4.2  ispLSI/pLSI 1000/E. 2000和3000系列邏輯器件 66                  
 2.4.3  ispLSI 5000V. 6000和8000系列邏輯器件 68                  
 2.5  FPGA和CPLD的開發(fā)應(yīng)用選擇 75                  
 第3章  VHDL編程基礎(chǔ) 79                  
 3.1  概述 79                  
 3.1.1  常用硬件描述語言簡介 79                  
 3.1.2  VHDL的優(yōu)點 79                  
 3.1.3  VHDL程序設(shè)計約定 81                  
 3.2  VHDL程序基本結(jié)構(gòu) 81                  
 3.2.1  VHDL程序設(shè)計舉例 81                  
 3.2.2  VHDL程序的基本結(jié)構(gòu) 84                  
 3.2.3  實體(ENTITY) 85                  
 3.2.4  結(jié)構(gòu)體(ARCHITECTURE) 87                  
 3.3  VHDL語言要素 89                  
 3.3.1  VHDL文字規(guī)則 89                  
 3.3.2  VHDL數(shù)據(jù)對象 90                  
 3.3.3  VHDL數(shù)據(jù)類型 93                  
 3.3.4  VHDL操作符 104                  
 3.4  VHDL順序語句 108                  
 3.4.1  賦值語句 108                  
 3.4.2  轉(zhuǎn)向控制語句 110                  
 3.4.3  WAIT 語句 120                  
 3.4.4  子程序調(diào)用語句 123                  
 3.4.5  返回語句(RETURN) 125                  
 3.4.6  空操作語句(NULL) 126                  
 3.4.7  其他語句和說明 127                  
 3.5  VHDL并行語句 134                  
 3.5.1  進(jìn)程語句 135                  
 3.5.2  塊語句 142                  
 3.5.3  并行信號賦值語句 145                  
 3.5.4  并行過程調(diào)用語句 148                  
 3.5.5  元件例化語句 150                  
 3.5.6  生成語句 152                  
 3.6  子程序(SUBPROGRAM) 156                  
 3.6.1  函數(shù)(FUNCTION) 157                  
 3.6.2  重載函數(shù)(OVERLOADED FUNCTION) 158                  
 3.6.3  過程(PROCEDURE) 160                  
 3.6.4  重載過程(OVERLOADED PROCEDURE) 162                  
 3.7  庫. 程序包及其他 162                  
 3.7.1  庫(LIBRARY) 162                  
 3.7.2  程序包(PACKAGE) 164                  
 3.7.3  配置(CONFIGURATION) 167                  
 3.8  VHDL描述風(fēng)格 169                  
 3.8.1  行為描述 170                  
 3.8.2  數(shù)據(jù)流描述 171                  
 3.8.3  結(jié)構(gòu)描述 171                  
 3.9  基本邏輯電路設(shè)計 173                  
 3.9.1  組合邏輯電路設(shè)計 173                  
 3.9.2  時序邏輯電路設(shè)計 180                  
 3.9.3  存儲器設(shè)計 191                  
 3.10  狀態(tài)機(jī)的VHDL設(shè)計 197                  
 3.10.1  狀態(tài)機(jī)的基本結(jié)構(gòu)和功能 197                  
 3.10.2  一般狀態(tài)機(jī)的VHDL設(shè)計 198                  
 3.10.3  摩爾狀態(tài)機(jī)的VHDL設(shè)計 200                  
 3.10.4  米立狀態(tài)機(jī)的VHDL設(shè)計 206                  
 第4章  常用EDA工具軟件操作指南 209                  
 4.1  Lattice ispEXPERT 操作指南 209                  
 4.1.1  ispEXPERT  System的安裝 209                  
 4.1.2  原理圖的設(shè)計操作指南 210                  
 4.1.3  VHDL設(shè)計操作指南 212                  
 4.2  Altera MAX+plus II操作指南 219                  
 4.2.1  MAX+plus II安裝 219                  
 4.2.2  MAX+plus II操作指南 220                  
 4.3  Xilinx Foundation操作指南 228                  
 4.3.1  Xilinx Foundation的安裝 228                  
 4.3.2  Foundation工程設(shè)計流程 229                  
 4.3.3  VHDL設(shè)計操作指南 231                  
 第5章  EDA實驗開發(fā)系統(tǒng) 239                  
 5.1  GW48型EDA實驗開發(fā)系統(tǒng)原理與使用介紹 239                  
 5.1.1  系統(tǒng)主要性能及特點 239                  
 5.1.2  系統(tǒng)工作原理 241                  
 5.1.3  系統(tǒng)主板結(jié)構(gòu)與使用方法 242                  
 5.2  GW48實驗電路結(jié)構(gòu)圖 245                  
 5.2.1  實驗電路信號資源符號圖說明 245                  
 5.2.2  各實驗電路結(jié)構(gòu)特點與適用范圍簡述 246                  
 5.3  GW48系統(tǒng)結(jié)構(gòu)圖信號名與芯片引腳對照表 255                  
 5.4  GW48型EDA實驗開發(fā)系統(tǒng)使用示例 258                  
 第6章  VHDL設(shè)計應(yīng)用實例 261                  
 6.1  8位加法器的設(shè)計 261                  
 6.2  8位乘法器的設(shè)計 263                  
 6.3  序列檢測器的設(shè)計 268                  
 6.4  正負(fù)脈寬數(shù)控調(diào)制信號發(fā)生器的設(shè)計 270                  
 6.5  數(shù)字頻率計的設(shè)計 272                  
 6.6  秒表的設(shè)計 277                  
 6.7  MCS-51單片機(jī)與FPGA/CPLD總線接口邏輯設(shè)計 280                  
 6.8  交通燈信號控制器的設(shè)計 284                  
 6.9  語音信箱控制系統(tǒng)的設(shè)計 287                  
 6.10  PID控制器的設(shè)計 290                  
 6.11  空調(diào)系統(tǒng)有限狀態(tài)自動機(jī)的設(shè)計 294                  
 6.12  鬧鐘系統(tǒng)的設(shè)計 296                  
 6.12.1  鬧鐘系統(tǒng)的設(shè)計要求及設(shè)計思路 296                  
 6.12.2  鬧鐘系統(tǒng)的控制器的設(shè)計 297                  
 6.12.3  鬧鐘系統(tǒng)的譯碼器的設(shè)計 302                  
 6.12.4  鬧鐘系統(tǒng)的移位寄存器的設(shè)計 303                  
 6.12.5  鬧鐘系統(tǒng)的鬧鐘寄存器和時間計數(shù)器的設(shè)計 304                  
 6.12.6  鬧鐘系統(tǒng)的顯示驅(qū)動器的設(shè)計 306                  
 6.12.7  鬧鐘系統(tǒng)的分頻器的設(shè)計 308                  
 6.12.8  鬧鐘系統(tǒng)的整體組裝 309                  
 6.12.9  鬧鐘系統(tǒng)的硬件驗證 312                  
 主要參考文獻(xiàn) 314