數(shù)字邏輯與計(jì)算機(jī)設(shè)計(jì)基礎(chǔ)

第一章 數(shù)制及編碼
　1.1 進(jìn)位計(jì)數(shù)制與數(shù)制轉(zhuǎn)換
　　1.1.1 二進(jìn)制
　　1.1.2 八進(jìn)制
　　1.1.3 十六進(jìn)制
　　1.1.4 二進(jìn)制與八進(jìn)制、十六進(jìn)制之間的轉(zhuǎn)換
　　1.1.5 二進(jìn)制數(shù)與十進(jìn)制數(shù)之間的轉(zhuǎn)換
　1.2 編碼
　　1.2.1 十進(jìn)制數(shù)的二進(jìn)制編碼
　　1.2.2 帶符號(hào)的二進(jìn)制數(shù)的編碼
　　1.2.3 帶小數(shù)點(diǎn)的數(shù)的編碼
　　1.2.4 字符編碼
　習(xí)題
第二章 組合邏輯電路
　2.1 邏輯代數(shù)
　　2.1.1 邏輯代數(shù)的基本運(yùn)算
　　2.1.2 邏輯代數(shù)的基本公式和運(yùn)算規(guī)則
　　2.1.3 布爾函數(shù)的化簡(jiǎn)與實(shí)現(xiàn)
　2.2 典型的組合電路
　　2.2.1 譯碼器
　　2.2.2 多路開(kāi)關(guān)(多路選擇器)
　　2.2.3 加法器
　　2.2.4 帶有快速進(jìn)位生成的加法器
　　2.2.5 乘法器
　2.3 組合電路的競(jìng)爭(zhēng)與冒險(xiǎn)
　　2.3.1 競(jìng)爭(zhēng)與冒險(xiǎn)的產(chǎn)生
　　2.3.2 競(jìng)爭(zhēng)與冒險(xiǎn)的識(shí)別
　　2.3.3 競(jìng)爭(zhēng)與冒險(xiǎn)的消除
　習(xí)題
第三章 時(shí)序邏輯電路
　3.1 鎖存器與觸發(fā)器
　　3.1.1 基本R-S觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)
　　3.1.2 同步R-S觸發(fā)器
　　3.1.3 J-K觸發(fā)器
　　3.1.4 D觸發(fā)器
　　3.1.5 T觸發(fā)器
　3.2 時(shí)序機(jī)（狀態(tài)機(jī)）
　　3.2.1 同步時(shí)序電路的結(jié)構(gòu)
　　3.2.2 激勵(lì)表、狀態(tài)表及狀態(tài)圖
　3.3 同步時(shí)序邏輯電路
　　3.3.1 同步時(shí)序邏輯電路分析
　　3.3.2 同步時(shí)序電路的設(shè)計(jì)
　3.4 典型的同步時(shí)序電路
　　3.4.1 移位寄存器
　　3.4.2 計(jì)數(shù)器
　　3.4.3 節(jié)拍信號(hào)發(fā)生器
　習(xí)題
第四章 計(jì)算機(jī)設(shè)計(jì)引論
　4.1 存儲(chǔ)程序控制原理
　4.2 計(jì)算機(jī)硬件系統(tǒng)組成
　4.3 簡(jiǎn)易計(jì)算機(jī)設(shè)計(jì)總體構(gòu)想
　習(xí)題
第五章 總線
　5.1 總線的概念
　5.2 總線的組成
　　5.2.1 總線通道
　　5.2.2 總線上的設(shè)備
　　5.2.3 總線控制器
　5.3 集電極開(kāi)路總線和三態(tài)門(mén)總線
　　5.3.1 集電極開(kāi)路與非門(mén)（OC門(mén)）
　　5.3.2 三態(tài)門(mén)電路
　5.4 常用總線簡(jiǎn)介
　習(xí)題
第六章 存儲(chǔ)器
　6.1 概述
　　6.1.1 存儲(chǔ)器的分類
　　6.1.2 存儲(chǔ)器的層次結(jié)構(gòu)
　6.2 半導(dǎo)體RAM位元電路
　　6.2.1 靜態(tài)RAM位元電路
　　6.2.2 動(dòng)態(tài)RAM位元電路
　6.3 主存儲(chǔ)器結(jié)構(gòu)與工作原理
　6.4 只讀存儲(chǔ)器結(jié)構(gòu)與布爾函數(shù)的實(shí)現(xiàn)習(xí)題
　習(xí)題
第七章 簡(jiǎn)易計(jì)算機(jī)設(shè)計(jì)
　7.1 指令系統(tǒng)設(shè)計(jì)
　　7.1.1 指令系統(tǒng)設(shè)計(jì)的基本原則
　　7.1.2 指令格式
　　7.1.3 指令類型和基本指令的設(shè)計(jì)
　7.2 運(yùn)算器設(shè)計(jì)
　　7.2.1 運(yùn)算器設(shè)計(jì)
　　7.2.2 乘法和除法運(yùn)算
　7.3 控制器設(shè)計(jì)
　　7.3.1 硬件邏輯結(jié)構(gòu)總體設(shè)計(jì)
　　7.3.2 指令時(shí)序的控制方式
　　7.3.3 指令周期和時(shí)標(biāo)系統(tǒng)
　　7.3.4 指令周期和時(shí)鐘周期的確定
　　7.3.5 確定微操作時(shí)間表與微操作命令邏輯表達(dá)式 
　習(xí)題
第八章 基于微處理器的計(jì)算機(jī)設(shè)計(jì) 
　8.1 引言
　　8.2 Intel 8086微處理器
　　8.2.1 8086/8088微處理器結(jié)構(gòu)
　　8.2.2 8086微處理器的總線周期
　　8.2.3 8086的引腳與功能
　　8.2.4 8086的存儲(chǔ)器及I/O組織
　8.3 8086最小系統(tǒng)組成與總線周期波形
　習(xí)題
第九章 接口與通信
　9.1 接口的基本概念及基本技術(shù)
　　9.1.1 接口的概念
　　9.1.2 接口信息
　　9.1.3 輸入/輸出傳送方式
　　9.1.4 可編程定時(shí)器/計(jì)數(shù)器芯片8253
　　9.1.5 可編程并行輸入/輸出接口芯片8255A
　9.2 串行通信
　　9.2.1 異步通信方式ASYNC
　　9.2.2 同步通信方式
　　9.2.3 異步通信的標(biāo)準(zhǔn)接口
　　9.2.4 可編程異步通信接口8250
　9.3 中斷技術(shù)與DMA技術(shù)
　　9.3.1 中斷的基本原理與8259A中斷控制器
　　9.3.2 DMA技術(shù)與8237DMA控制器
　習(xí)題
附錄
　附錄一 8086微機(jī)原理及接口實(shí)驗(yàn)系統(tǒng)
　附錄二 8086指令系統(tǒng)
參考文獻(xiàn)