數(shù)字邏輯與數(shù)字系統(tǒng)基礎

定　價：￥33.20

作　者：	沈建國，雷劍虹主編
出版社：	高等教育出版社
叢編項：	高等學校教材
標　簽：	數(shù)字邏輯

購買這本書可以去

ISBN：	9787040130485	出版時間：	2004-01-01	包裝：	平裝
開本：	23cm	頁數(shù)：	214	字數(shù)：

內(nèi)容簡介

　　全書共分9章，前三章論述數(shù)字邏輯的基本原理，討論了組合邏輯電路和時序邏輯電路的工作原理及其設計思想。第四章簡述了模數(shù)和數(shù)模轉(zhuǎn)換的工作原理。第五章介紹了基本脈沖電路工作原理。第六至第九章討論目前應用廣泛的PAL、GAL、FPGA和isp的組成結(jié)構(gòu)及基本的ABEL-HDL硬件描述語言的使用及編程技術(shù)。第八、九章介紹數(shù)字系統(tǒng)設計的基礎及Verilog-HDL語言的設計方法。本書前言數(shù)字電路課程是電子工程、自動化技術(shù)、計算機等電類專業(yè)和機電一體化等非電類專業(yè)的主要技術(shù)基礎課，同時也是理科、師范類物理專業(yè)學生的必修課。數(shù)字邏輯與數(shù)字系統(tǒng)基礎是一門專業(yè)基礎課，本書的主要讀者是大學二年級的學生，它既要分析經(jīng)典的組合邏輯與時序邏輯的原理，又要兼顧數(shù)字器件的新發(fā)展及其相關(guān)的軟件工具。新的內(nèi)容，既不是作為陪襯，也不是資料的搬遷，而是以完整的體系和較完備的分析設計實例獻給讀者，并盡可能的深入淺出，使讀者容易接受。編寫本教材中，我們力求在論述基本原理時突出重點，精簡內(nèi)容，給新技術(shù)和新知識點較多空間。使學生在掌握基礎知識的同時，對新技術(shù)有較全面的認識和了解。有利于培養(yǎng)學生在較短時間內(nèi)掌握和使用新技術(shù)的能力。本書共分九章，前三章論述數(shù)字邏輯的基本原理，討論了組合邏輯電路和時序邏輯電路的工作原理及其設計思想；第四章簡述了模數(shù)和數(shù)模轉(zhuǎn)換的工作原理；第五章介紹了基本脈沖電路的工作原理；第六到第九章討論目前應用廣泛的PAL、GAL和isp的組成結(jié)構(gòu)、工作原理、基本的ABEL－HDL硬件描述語言的使用及編程技術(shù)。第八、第九章介紹Verilog－HDL語言的設計方法及數(shù)字系統(tǒng)設計的基礎。本教材的使用，根據(jù)不同學校的特點及條件可分二種情況：1．非電類、師范類物理系以數(shù)字邏輯電路為主，可編程邏輯作一般性介紹，第一章用14～18學時，第二章用10～14學時，第三章用20～24學時，第四和第五章各用6～8學時，總學時為56～72學時，第六到第九章可按各學校具體情況處理；2．對于電類學生，第一章14學時，第二章8～10學時，第三章18學時，第四章6學時，第五章4學時，第六章和第七章各6學時，第八章4學時，第九章4學時，總學時為72學時。以上安排不包括實驗課時。參加本書編寫的有沈建國教授、雷劍虹講師、徐力平副教

作者簡介

暫缺《數(shù)字邏輯與數(shù)字系統(tǒng)基礎》作者簡介

圖書目錄

第一章邏輯代數(shù)和邏輯門電路
1．1 數(shù)制與編碼
1．1．1 數(shù)制
1．1．2 編碼
1． 2 基本邏輯運算
1．2．1 與、或、非運算
1．2．2 與非、或非運算
1．2．3 異或、同或邏輯運算
1．2．4 正邏輯和負邏輯
1．3 邏輯代數(shù)的基本規(guī)律
1．3．1 邏輯代數(shù)的基本定律
1．3．2 邏輯代數(shù)的三個規(guī)則
1． 4 邏輯函數(shù)的化簡
1．4．1 邏輯函數(shù)的代數(shù)法化簡
1．4．2 邏輯函數(shù)的卡諾圖法化簡
1．5 邏輯門電路
1．5．1 基本邏輯門
1．5．2
CMOS和TTL器件的外部特性
1．5．3 集電極開路的與非門
1．5．4 三態(tài)輸出門
1．5．5 發(fā)射極耦合邏輯門和集成注入邏輯門
1．6 邏輯門電路的非邏輯應用
1．6．1 用邏輯門產(chǎn)生脈沖信號
1．6．2 用邏輯門組成單穩(wěn)態(tài)電路
1．6．3 邏輯門電路的其他應用
習題一
第二章組合邏輯電路
2．1 組合邏輯電路的分析與設計
＊2．2 組合電路的競爭與冒險
2．3 編碼器與譯碼器
2．3．1 編碼器
2．3．2 譯碼和譯碼器
2．4 比較器和加法器
2．4．1 比較器
2．4．2 加法器
2．5 數(shù)據(jù)選擇器和奇偶校驗器
2．5．1 數(shù)據(jù)選擇器
2．5．2 奇偶校驗器
2．6 利用組合邏輯器件設計邏輯電路
習題二
第三章時序邏輯電路
3．1 概述
3．2 存儲器件――觸發(fā)器
3．2．1 基本 RS觸發(fā)器
3．2．2 時鐘脈沖RS觸發(fā)器
3．2．3 主從式JK觸發(fā)器
＊3．2．4 集成主從式JK觸發(fā)器
3．2．5 維持阻塞式D觸發(fā)器
3．2．6 TTL集成觸發(fā)器的主要參數(shù)
3．2．7 CMOS觸發(fā)器
3．3 同步時序電路分析
3．4 同步時序電路設計
3．4．1 同步時序電路的設計步驟
3．4．2 設計舉例
＊3．5 異步時序邏輯電路分析
3．5．1 脈沖型異步時序電路的分析
3．5．2 電平型異步時序邏輯電路的分析
3．6 寄存器和移位寄存器
3．6．1 寄存器和鎖存器
3．6．2 移位寄存器
3．6．3 應用舉例
3． 7 計數(shù)器
＊3．8 應用中規(guī)模邏輯器件設計數(shù)字系統(tǒng)
習題
第四章數(shù)模和模數(shù)轉(zhuǎn)換
4．1 數(shù)模轉(zhuǎn)換電路
4．1．1 數(shù)模轉(zhuǎn)換的基本工作原理
4．1．2 二進制權(quán)電阻D／A轉(zhuǎn)換器
4．1．3 R－2R型D／A轉(zhuǎn)換器
4．1．4 權(quán)電流D／A轉(zhuǎn)換器
4．1．5 D／A轉(zhuǎn)換器的主要性能參數(shù)
4．2 集成 D／A轉(zhuǎn)換器
4．3 模數(shù)轉(zhuǎn)換電路
4．3．1 采樣與保持
4．3．2 量化與編碼
4．3．3 幾種典型的A／D轉(zhuǎn)換器
4．4 集成A／D轉(zhuǎn)換器
習題四
第五章脈沖電路基礎
5．1 脈沖的基本知識
5．1．1 脈沖波形與參數(shù)
5．1．2 RC電路的暫態(tài)過程
5．2 簡單脈沖波形變換電路
5．2．1 耦合電路
5．2．2 微分電路
5．2．3 積分電路
5．2．4 RC分壓電路
5．2．5 限幅電路
5．2．6 鉗位電路
5．3 集成脈沖電路
5．3．1 集成單穩(wěn)態(tài)觸發(fā)器
5．3．2 集成時基電路555
習題五
第六章可編程邏輯器件基礎
6．1 PLD器件基礎
6．1．1 PLD器件概述
6．1．2 PLD器件的分類
6．2 可編程邏輯器件的基本結(jié)構(gòu)
6．2．1 PAL的基本電路結(jié)構(gòu)
6．2．2 GAL的基本電路結(jié)構(gòu)
6．2．3 FPGA的基本電路結(jié)構(gòu)
＊6．3 可編程邏輯器件產(chǎn)品簡介
6．4 MACH系列器件介紹
6．4．1 MACH系列器件概述
6．4．2 ispMACHTM4A系列器件結(jié)構(gòu)和配置
習題六
第六章 ispLSI應用軟件
7．1 ABEL_HDL語言
7．1．1 ABEL_HDL語言的基本要素
7．1．2 ABEL_HDL語言的基本語法
7．1．3 ABEL_HDL語言的指示字
7．2 ABEL_HDL設計應用實例
7．3 可編程器件工具軟件介紹
7．3．1 ispLEVER的原理圖輸入
7．3．2 設計的編譯與仿真
7．3．3 建立元件符號（Symbol）
7．3．4 ABEL語言和原理圖混合輸入
7．3．5 把設計適配到Lattice器件中
7 3． 6 在系統(tǒng)編程的操作方法
7．3．7 器件讀出與加密實驗
7．4 可編程器件工具軟件應用實例
習題七
第八章 Verilog HDL設計方法
8．1 概述
8．2 Verilog硬件描述語言
8．2．1 Verilog HDL語言的基本結(jié)構(gòu)
8．2．2 Verilog HDL語言的基本要素
8．2．3 Verilog HDL語言的基本語法
8．2．4 Verilog HDL語言的任務和函數(shù)結(jié)構(gòu)
8．3 用 Verilog HDL設計數(shù)字電路舉例
8．3．1 簡單的組合邏輯電路模塊設計
8．3．2 簡單的時序邏輯電路模塊的設計
8．3．3 利用有限狀態(tài)機進行較復雜時序邏輯電路的設計
習題八
第九章數(shù)字系統(tǒng)設計基礎
9．1 數(shù)字系統(tǒng)設計概述
9．1．1 數(shù)字系統(tǒng)的基本組成
9．1．2 數(shù)字系統(tǒng)的設計方法
9．1．3 現(xiàn)代數(shù)字系統(tǒng)的設計流程
9．2 ASM圖和 MDS圖描述方法
9．2．1 ASM圖
9．2．2 MDS圖
9．2．3 ASM圖轉(zhuǎn)換MDS圖
9．3 狀態(tài)機設計與舉例
9．3．1 狀態(tài)機的基本結(jié)構(gòu)和功能
9．3．2 狀態(tài)機設計舉例
習題九
參考文獻