硬件描述語言VHDL教程：應(yīng)用篇·部分習題答案

定　價：￥32.00

作　者：	姜雪松，劉東升編著
出版社：	西安交通大學出版社
叢編項：
標　簽：	硬件描述語言 VHDL語言

購買這本書可以去

ISBN：	9787560518152	出版時間：	2004-08-01	包裝：	平裝
開本：	26cm	頁數(shù)：	575	字數(shù)：

內(nèi)容簡介

　　在硬件電子電路設(shè)計領(lǐng)域中，設(shè)計自動化工具已經(jīng)被廣大電子工程師所接受，它必將取代人工設(shè)計方法，成為主要的設(shè)計手段。電子設(shè)計自動化的重要特征就是要求采用形式化語言來描述硬件電子電路的功能，即使用硬件描述語言來描述硬件電子電路。VHDL語言是國際標準化硬件描述語言，在電子系統(tǒng)自動化設(shè)計中已經(jīng)十分流行，而且已經(jīng)成為主要的硬件描述工具。如今在電子系統(tǒng)設(shè)計領(lǐng)域中，它已成為廣大技術(shù)人員必須掌握的一種語言?！队布枋稣Z言VHDL教程（應(yīng)用篇.部分習題答案）》分為上、下兩冊，上冊包含基礎(chǔ)篇和提高篇，適合作為高校電子信息類專業(yè)本科教材；下冊包含應(yīng)用篇、部分習題答案、附錄，適合作為補充教材或教學參考書。其中，基礎(chǔ)篇介紹了VHDL語言的基礎(chǔ)知識，主要目的是為初學者打下一個良好的基礎(chǔ)；提高篇介紹了VHDL語言的高級知識和目前在電子電路設(shè)計中常用電路結(jié)構(gòu)的VHDL描述，目的是使讀者掌握用VHDL語言設(shè)計簡單邏輯電路的基本方法；應(yīng)用篇從一些大型實例出發(fā)，介紹用VHDL語言設(shè)計大型復(fù)雜電路的流程和在設(shè)計過程中所用到的設(shè)計技巧，并且簡要介紹了可編程邏輯器件的基礎(chǔ)知識和MAX+plusII系統(tǒng)軟件的基本使用。書中列舉的大量實例都經(jīng)過計算機上的MAX+plusⅡ軟件或SUNSPARC工作站上的Synopsys軟件的驗證?！队布枋稣Z言VHDL教程（應(yīng)用篇.部分習題答案）》的特點是全面系統(tǒng)、易讀易懂、由淺入深，能夠使讀者逐步掌握VHDL語言。本書不僅注重基礎(chǔ)知識的介紹，而且力求向讀者系統(tǒng)地講解VHDL的實際應(yīng)用。它既可作為高等學校計算機和電子工程專業(yè)的研究生、本科生的教材和教學參考書，也可作為廣大電子電路設(shè)計工程師、ASIC設(shè)計人員和系統(tǒng)設(shè)計人員的參考書。

作者簡介

暫缺《硬件描述語言VHDL教程：應(yīng)用篇·部分習題答案》作者簡介

圖書目錄

基礎(chǔ)篇
第1章概述
1.1 硬件描述語言VHDL
1.1.1 VHDL的發(fā)展歷史
1.1.2 VHDL的特點
1.1.3 VHDL的發(fā)展趨勢
1.2 EDA技術(shù)
1.2.1 EDA的發(fā)展歷史
1.2.2 EDA的基本特征
1.2.3 EDA的基本工具
1.2.4 EDA工具的流程
習題
第2章 VHDL的基本模型結(jié)構(gòu)
2.1 設(shè)計實體
2.2 實體說明
2.2.1 類屬說明
2.2.2 端口說明
2.2.3 實體說明部分
2.2.4 實體語句部分
2.3 結(jié)構(gòu)體
2.3.1 結(jié)構(gòu)體名
2.3.2 結(jié)構(gòu)體說明語句
2.3.3 結(jié)構(gòu)體功能描述語句
2.3.4 結(jié)構(gòu)體的四種描述形式
2.4 結(jié)構(gòu)體的三種子結(jié)構(gòu)
2.4.1 塊語句結(jié)構(gòu)
2.4.2 進程語句結(jié)構(gòu)
2.4.3 子程序結(jié)構(gòu)
習題
第3章 VHDL的基本元素
3.1 VHDL的標識符與詞法單元
3.1.1 標識符
3.1.2 詞法單元
3.2 VHDL的數(shù)據(jù)對象
3.2.1 常量
3.2.2 變量和信號
3.2.3 文件
3.2.4 信號的延遲
3.3 VHDL的數(shù)據(jù)類型
3.3.1 標量類型
3.3.2 復(fù)合類型
3.3.3 子類型
3.3.4 存取類型和文件類型
3.3.5 數(shù)據(jù)類型的轉(zhuǎn)換
3.4 VHDL的運算符
3.4.1 邏輯運算符
3.4.2 算術(shù)運算符
3.4.3 關(guān)系運算符
3.4.4 并置運算符
3.4.5 運算符的優(yōu)先級
習題
第4章 VHDL的基本描述語句
4.1 并行語句
4.1.1 進程（process）語句
4.1.2 塊（block）語句
4.1.3 并行信號賦值語句
4.1.4 并行過程調(diào)用語句
4.1.5 并行斷言語句
4.1.6 類屬（generic）語句
4.1.7 元件例化語句
4.1.8 生成（generate）語句
4.2 順序語句
4.2.1 順序賦值語句
4.2.2 wait語句
4.2.3 if語句
4.2.4 case語句
4.2.5 loop語句
4.2.6 next語句
4.2.7 exit語句
4.2.8 null語句
4.2.9 return語句
4.2.10 順序斷言語句
4.2.11 report語句
習題
第5章 VHDL的庫、程序包和配置
5.1 VHDL的庫
5.1.1 庫的使用
5.1.2 庫的分類
5.2 VHDL的程序包
5.2.1 程序包的基本結(jié)構(gòu)
5.2.2 常見的程序包
5.3 VHDL的配置
5.3.1 默認配置
5.3.2 元件配置
5.3.3 塊配置
5.3.4 結(jié)構(gòu)體配置
習題
第6章 VHDL中屬性的描述及定義語句
6.1 數(shù)值類屬性
6.1.1 數(shù)據(jù)類型的數(shù)值屬性
6.1.2 數(shù)組的數(shù)值屬性
6.1.3 塊的數(shù)值屬性
6.2 函數(shù)類屬性
6.2.1 數(shù)據(jù)類型的屬性函數(shù)
6.2.2 數(shù)組的屬性函數(shù)
6.2.3 信號的屬性函數(shù)
6.3 信號類屬性
6.4 數(shù)據(jù)類型類屬性
6.5 數(shù)據(jù)區(qū)間類屬性
6.6 用戶自定義的屬性
習題
提高篇
第7章 VHDL中的重載
7.1 子程序重載
7.1.1 參數(shù)類型的重載
7.1.2 參數(shù)數(shù)目的重載
7.1.3 函數(shù)返回類型的重載
7.1.4 標準程序包中的重載現(xiàn)象
7.2 運算符重載
習題
第8章綜合
8.1 綜合概述
8.1.1 RTL級描述
8.1.2 約束
8.1.3 屬性
8.1.4 工藝庫
8.1.5 綜合的步驟
8.2 VHDL的綜合
習題
第9章簡單數(shù)字邏輯電路的設(shè)計
9.1 數(shù)字系統(tǒng)的設(shè)計方法基礎(chǔ)
9.1.1 數(shù)字系統(tǒng)的設(shè)計流程
9.1.2 設(shè)計的基本方法
9.1.3 設(shè)計的基本準則
9.2 基本邏輯門電路的設(shè)計
9.2.1 與門電路
9.2.2 或門電路
9.2.3 反豐目器
9.2.4 與非電路
9.2.5 或非門電路
9.2.6 異或門電路
9.3 組合邏輯電路的設(shè)計
9.3.1 編碼器
9.3.2 譯碼器
9.3.3 數(shù)據(jù)選擇器和分配器
9.3.4 比較器
9.3.5 加法器
9.3.6 三態(tài)門及數(shù)據(jù)緩沖器
9.4 時序邏輯電路的設(shè)計
9.4.1 時鐘信號的描述
9.4.2 觸發(fā)器
9.4.3 寄存器
9.4.4 計數(shù)器
9.4.5 存儲器
習題
第10章狀態(tài)機的設(shè)計
10.1 狀態(tài)機概述
10.1.1 狀態(tài)機的基本結(jié)構(gòu)和功能
10.1.2 狀態(tài)機的表示方法
10.1.3 狀態(tài)機的設(shè)計步驟
10.2 Moore型狀態(tài)機的設(shè)計描述
10.2.1 狀態(tài)機的建立過程
10.2.2 單進程狀態(tài)機的設(shè)計方法
10.2.3 雙進程狀態(tài)機的設(shè)計方法
10.2.4 三進程狀態(tài)機的設(shè)計方法
10.3 Moore型狀態(tài)機的復(fù)位
10.3.1 狀態(tài)機的同步復(fù)位
10.3.2 狀態(tài)機的異步復(fù)位
10.4 Moore型狀態(tài)機的信號輸出方式
10.4.1 同步的信號輸出方式
10.4.2 狀態(tài)直接輸出的方式
10.4.3 并行譯碼的信號輸出方式
習題
第11章優(yōu)化數(shù)據(jù)通路
11.1 流水線設(shè)計
11.1.1 流水線設(shè)計的基本概念
11.1.2 應(yīng)用流水線設(shè)計的DRAM控制器
11.2 資源共享
11.2.1 流水線式行波進位加法器
11.2.2 預(yù)進位力Ⅱ法器
習題
第12章建立測試平臺
12.1 概述
12.2 建立測試平臺的方式
12.2.1 表格化方式
12.2.2 文件I／O方式
習題