FPGA原理、設(shè)計(jì)與應(yīng)用

第一章緒論
1·1專用集成電路(ASIC)概述
1·2可編程專用集成電路
1·2·1簡(jiǎn)單PLD
1·2·2復(fù)雜的CPLD(ComplexprogrammableLogicDeviceCPLD)
1.3EDA概述
第二章ALTERA可編程邏輯器件
2·1概述
2·2各類ALTERA器件的基本結(jié)構(gòu)
2·3各類ALTERA器件的特性指標(biāo)
第三章MAX+PLUSⅡ開發(fā)工具
3·1MAX+PLUSⅡ簡(jiǎn)介
3·1·1MAX+PLUS II的安裝
3·1·2MAX+PLUS II設(shè)計(jì)過(guò)程
3·2MAX+PLUS II系統(tǒng)的使用
第四章ALTERA硬件描述語(yǔ)言
4·1概述
4·2基本的AHDL設(shè)計(jì)結(jié)構(gòu)
4·2·1標(biāo)題語(yǔ)句
4·2·2參數(shù)語(yǔ)句
4·2·3包含語(yǔ)句
4·2·4常量語(yǔ)句
4，2·5定義語(yǔ)句‘
4·2·6函數(shù)原型語(yǔ)句
4·2·7選擇語(yǔ)句
4·2·8斷言語(yǔ)句
4·2·9子設(shè)計(jì)段
4·2·10變量段
4·2·11實(shí)例說(shuō)明
4·2·12結(jié)點(diǎn)說(shuō)明
4·2·13寄存器說(shuō)明
4·2·14狀態(tài)機(jī)說(shuō)明
4·2·15狀態(tài)機(jī)別名說(shuō)明
4·2·16邏輯段
4·3AHDL的基本元素
4·3·1保留關(guān)鍵字和標(biāo)識(shí)符
4·3·2符號(hào)
4·3·3帶引號(hào)和不帶引號(hào)的名稱
4·3·4組
4·3·5AHDL中的數(shù)字
4·3·6算術(shù)表達(dá)式
4·3·7布爾表達(dá)式
4·3·8邏輯運(yùn)算符
4·3·9應(yīng)用NOT的布爾表達(dá)式
4·3·10應(yīng)用AND、NAND、OR、NOR、XOR和XNOR的布爾表達(dá)式
4·3·11在布爾表達(dá)式中的算術(shù)運(yùn)算符
4·3·12比較符
4·3·13布爾運(yùn)算符和比較符的優(yōu)先級(jí)
4·3·14原語(yǔ)
4·3·15強(qiáng)函數(shù)(Megafunctions)
4·3·16老式宏函數(shù)(old-styleMacrofunctions)
4·3·17端口，
4·3·18參數(shù)
4·4如何使用AHDL
4·4·1簡(jiǎn)介
4·4·2組合邏輯
4·4·3時(shí)序邏輯
4·4·4狀態(tài)機(jī)
4·4·5實(shí)現(xiàn)層次化設(shè)計(jì)
4·4·6實(shí)現(xiàn)LCELL和SOFT語(yǔ)句
4·4·7實(shí)現(xiàn)RAM和ROM
4·4·8命名一個(gè)布爾運(yùn)算符或比較符
4·4·9使用層次化設(shè)計(jì)生成邏輯
4·4·10使用迭代生成邏輯
4·4·11使用斷言(Assert)語(yǔ)句
第五章設(shè)計(jì)實(shí)例與技巧
5·1設(shè)計(jì)穩(wěn)定性
5·1·IFPGA的設(shè)計(jì)特點(diǎn)—
5·1·2FPGA設(shè)計(jì)的基本單元
5·13信號(hào)的分類
5·14FPGA中的同步設(shè)計(jì)技術(shù)
5·15FPGA設(shè)計(jì)的穩(wěn)定性
5·2頻率計(jì)實(shí)例
5·3數(shù)字濾波器實(shí)例
5·4盲均衡器FLEX10K器件的實(shí)現(xiàn)
附錄 
參考文獻(xiàn)