PentiumII/III體系結(jié)構(gòu)及擴(kuò)展技術(shù)

第1章　P6系列處理器概況
1.1　Intel體系結(jié)構(gòu)的發(fā)展
1.1.1　Intel體系結(jié)構(gòu)發(fā)展的歷史回顧
1.1.2　IA性能的提高
1.1.3　IA浮點(diǎn)部件發(fā)展的歷史回顧
1.2　P6系列處理器的微結(jié)構(gòu)
1.2.1　流水線的動(dòng)態(tài)執(zhí)行機(jī)構(gòu)
1.2.2　微結(jié)構(gòu)框圖
1.2.3　存儲(chǔ)器子系統(tǒng)
1.2.4　取指/譯碼單元
1.2.5　指令池
1.2.6　分配/執(zhí)行單元
1.2.7　退出單元
1.3　P6系列處理器的高速緩存
1.3.1　高速緩存和轉(zhuǎn)換后援緩沖器
1.3.2　高速緩存的映射方法
1.3.3　高速緩存的工作原理
1.4　P6系列處理器的總線概述
1.4.1　P6處理器總線協(xié)議概要
1.4.2　P6系列處理器的信號(hào)概要
第2章　系統(tǒng)結(jié)構(gòu)
2.1　操作方式和基本執(zhí)行環(huán)境
2.1.1　操作方式
2.1.2　基本執(zhí)行環(huán)境
2.2　IA處理器的數(shù)據(jù)結(jié)構(gòu)與寄存器組
2.2.1　用戶級(jí)數(shù)據(jù)結(jié)構(gòu)與寄存器組
2.2.2　系統(tǒng)級(jí)數(shù)據(jù)結(jié)構(gòu)與寄存器組
2.3　尋址方式與指令系統(tǒng)簡(jiǎn)介
2.3.1　尋址方式簡(jiǎn)介
2.3.2　指令系統(tǒng)簡(jiǎn)介
2.4　浮點(diǎn)支持
2.4.1　實(shí)數(shù)與浮點(diǎn)數(shù)
2.4.2　FPU結(jié)構(gòu)
2.4.3　浮點(diǎn)數(shù)據(jù)類型與格式
第3章　存儲(chǔ)管理
3.1　存儲(chǔ)器管理概述
3.2　分段機(jī)制
3.2.1　基本平面模型
3.2.2　保護(hù)平面模型
3.2.3　多段模型
3，2.4　分段與分頁(yè)
3.3　物理地址、線性地址與邏輯地址
3.4　分段技術(shù)
3.4.1　段選擇符與段寄存器
3.4.2　段描述符
3.4.3　段描述符表
3.5　分頁(yè)技術(shù)
3.5.1　分頁(yè)選項(xiàng)
3.5.2　頁(yè)目錄和頁(yè)表
3.5.3　頁(yè)目錄項(xiàng)與頁(yè)表項(xiàng)
3.5.4　轉(zhuǎn)換后援緩沖器
3.6　物理地址擴(kuò)展
3.6.1　地址擴(kuò)展允許下的線性地址變換
3.6.2　地址擴(kuò)展允許下的頁(yè)目錄項(xiàng)和頁(yè)表項(xiàng)
3.7　36位頁(yè)面規(guī)模擴(kuò)展
3.7.1　36位PSE功能描述
3.7.2　錯(cuò)誤檢測(cè)
3.8　將段映射成頁(yè)面
第4章　存儲(chǔ)保護(hù)
4.1　段頁(yè)保護(hù)機(jī)制
4.1.1　段頁(yè)保護(hù)使能
4.1.2　段頁(yè)保護(hù)標(biāo)志及字段
4.2　段限與類型的保護(hù)校驗(yàn)
4.2.1　段限校驗(yàn)
4.2.2　類型校驗(yàn)
4.3　特權(quán)級(jí)
4.3.1　訪問數(shù)據(jù)段時(shí)的特權(quán)級(jí)校驗(yàn)
4.3.2　加載SS寄存器時(shí)的特權(quán)級(jí)核驗(yàn)
4.3.3　代碼段間轉(zhuǎn)移程序控制時(shí)的特權(quán)級(jí)校驗(yàn)
4.4　指針驗(yàn)證
4.4.1　校驗(yàn)訪問權(quán)限（LAR指令）
4.4.2　校驗(yàn)讀瀉權(quán)限（VERR和VERW指令）
4.4.3　校驗(yàn)指針偏移量是否在段限范圍內(nèi)（LSL指令）
4.4.4　校驗(yàn)調(diào)用程序訪問特權(quán)（ARPL指令）
4.4.5　校驗(yàn)對(duì)界
4.5　頁(yè)面級(jí)保護(hù)
4.5.1　頁(yè)面級(jí)訪問權(quán)限的保護(hù)
4.5.2　頁(yè)面級(jí)訪問方式的保護(hù)
4.5.3　兩級(jí)頁(yè)表的組合保護(hù)
4.5.4　頁(yè)面保護(hù)的超越
4.5.5　段頁(yè)保護(hù)的組合
第5章　中斷與異常處理
5.1　中斷與異常概述
5.1.1　中斷源
5.1.2　異常源
5.2　中斷與異常向量
5.2.1　中斷向量表
5.2.2　異常的分類
5.2.3　中斷與異常的屏蔽
5.2.4　中斷與異常的優(yōu)先級(jí)
5.3　中斷描述符表與中斷描述符
5.3.1　中斷描述符表
5.3.2　中斷描述符
5.4　中斷與異常的處理
5.4.1　中斷與異常的處理過程
5.4.2　用獨(dú)立任務(wù)來處理中斷和異常
5.4.3　錯(cuò)誤代碼
5.5　中斷和異常參考
第6章　任務(wù)管理
6.1　任務(wù)管理概述
6.1.1　任務(wù)結(jié)構(gòu)
6.1.2　任務(wù)狀態(tài)
6.1.3　任務(wù)執(zhí)行
6.2　任務(wù)管理的數(shù)據(jù)結(jié)構(gòu)
6.2.1　任務(wù)狀態(tài)段
6.2.2　TSS描述符
6.2.3　任務(wù)寄存器
6.2.4　任務(wù)門描述符
6.3　任務(wù)切換
6.4　任務(wù)鏈接
6.4.1　多任務(wù)的嵌套
6.4.2　使用忙標(biāo)志來阻止遞歸任務(wù)切換
6.4.3　修改任務(wù)鏈接
6.5　任務(wù)地址空間
6.5.1　線性地址空間映射到物理地址空間
6.5.2　任務(wù)問共享的地址映射
第7章　8086仿真
7.1　實(shí)地址方式
7.1.1　實(shí)地址方式中的地址轉(zhuǎn)換
7.1.2　實(shí)地址方式中支持的寄存器和指令
7.1.3　中斷和異常處理
7.2　虛擬 8086方式
7.2.1　啟動(dòng)虛擬8086方式
7.2.2　虛擬8086任務(wù)的結(jié)構(gòu)
7.2.3　虛擬8086任務(wù)的分頁(yè)
7.2.4　虛擬8086任務(wù)中的保護(hù)
7.2.5　進(jìn)入與退出虛擬8086方式
7.2.6　虛擬8086方式的I/O
7.3　虛擬8086方式中的中斷和異常處理
7.3.1　類型1——虛擬8086方式中硬件中斷和異常的處理
7.3.2　類型2——使用虛擬8086方式中的虛擬中斷機(jī)制來處理可屏蔽硬件中斷
7.3.3　類型3——虛擬8086方式中的軟件中斷處理
7.4　保護(hù)方式虛擬中斷
第8章　多處理器管理
8.1　原子操作的鎖定
8.1.1　固有的原子操作
8.1.2　總線鎖定
8.1.3　代碼自修改與代碼交叉修改的處理
8.1.4　發(fā)生在處理器內(nèi)部高速緩存上的鎖定操作
8.2　存儲(chǔ)器排序
8.3　串行化指令
8.4　先進(jìn)的可編程中斷控制器
8.4.1　局部APIC概況
8.4.2　局部APIC框圖及寄存器地址分配
8.4.3　中斷目標(biāo)和APIC ID
8.4.4　中斷分配機(jī)制和中斷向量表
8.4.5　處理器之間的中斷和自身中斷
8.4.6　中斷接收
8.5　多處理器初始化
8.5.1　雙處理器初始化規(guī)程
8.5.2　多處理器的初始化規(guī)程
8.6　多處理器初始化引導(dǎo)舉例
8.6.1　雙處理器的初始化引導(dǎo)
8.6.2　多處理器的初始化引導(dǎo)
第9章　處理器的初始化
9.1　初始化概要
9.2　浮點(diǎn)部件初始化
9.3　高速緩存及模式今用寄存器的初始化
9.4　實(shí)地址方式工作的軟件初始化
9.5　保護(hù)方式工作的軟件初始化
9.6　方式切換
9.6.1　切換至保護(hù)方式
9.6.2　切換回實(shí)地址方式
9.7　初始化及方式切換舉例
第10章　MMX技術(shù)
10.1　MMX技術(shù)編程環(huán)境概述
10.1.1　MMX寄存器
10.1.2　MMX數(shù)據(jù)類型
10.1.3　單指令多數(shù)據(jù)執(zhí)行方式
10.1.4　數(shù)據(jù)存放格式
10.2　MMX指令的操作及操作數(shù)
10.2.1　環(huán)繞算法與飽和算法
10.2.2　指令操作數(shù)
10.3　MMX指令概述
10.4　與FPU結(jié)構(gòu)的兼容性
10.5　MMX編程技巧
10.5.1　使用CPUID指令檢測(cè)MMX技術(shù)
10.5.2　使用EMMS指令
10.5.3　MMX代碼接口
10.5.4　使用MMX指令和浮點(diǎn)指令書寫代碼
10.5.5　在多任務(wù)環(huán)境中使用MMX代碼
10.5.6　MMX代碼中的異常處理
10.6　應(yīng)用舉例
第11章　流式SIMD擴(kuò)展的程序設(shè)計(jì)
11.1　流式SIMD擴(kuò)展概要
11.1.1　SIMD浮點(diǎn)寄存器
11.1.2　SIMD浮點(diǎn)數(shù)據(jù)類型
11.1.3　SIMD的執(zhí)行方式
11.1.4　數(shù)據(jù)格式
11.1.5　SIMD浮點(diǎn)控制默態(tài)寄存器
11.2　流式SIMD擴(kuò)展指令系統(tǒng)摘要
11.3　與FPU結(jié)構(gòu)的兼容性
11.4　流式SINflJ擴(kuò)展的編程技巧
11.4.1　使用CPUID指令以檢測(cè)處理器對(duì)流式SIMD擴(kuò)展的支持
11.4.2　流式SIMD擴(kuò)展過程和函數(shù)的接口
11.4.3　書寫有MMX指令、浮點(diǎn)指令以及流式SIMD擴(kuò)展指令的代碼
11.4.4　在多任務(wù)操作系統(tǒng)環(huán)境中使用流式SIMIj擴(kuò)展
11.4.5　流式SIMD擴(kuò)展中的異常處理
11.5　應(yīng)用舉例
11.5.1　判斷處理器和操作系統(tǒng)是否支持流式SIMIj擴(kuò)展
11.5.2　求浮點(diǎn)數(shù)的最大值
11.5.3　求絕對(duì)誤差
11.5.4　整數(shù)最小值的搜索函數(shù)
附錄A　整型指令
A.1　數(shù)據(jù)傳送指令
A.2　二進(jìn)制算術(shù)指令
A.3　十進(jìn)制等術(shù)指令
A.4　邏輯指令
A.5　移位與循環(huán)指令
A.6　位操作和字節(jié)操作指令
A.7　控制傳送指令
A.8　串指令
A.9　標(biāo)志控制指令
A.10　段寄存器指令
A.11　其他指令
附錄B　浮點(diǎn)指令
B.1　數(shù)據(jù)傳送指令
B.2　基本算術(shù)指令
B.3　比較指令
B.4　超越函數(shù)計(jì)算指令
B.5　加載常數(shù)指令
B.6　FPU控制指令
附錄C　系統(tǒng)指令
附錄D　MMX指令集
D.1　數(shù)據(jù)傳送指令
D.2　算術(shù)指令
D.3　比較指令
D.4　轉(zhuǎn)換指令
D.5　邏輯指令
D.6　移位指令
D.7　EMMS指令
附錄E　流式SIMD擴(kuò)展指令集
E.1　數(shù)據(jù)傳送指令
E.2　算術(shù)指令
E.3　比較指令
E.4　轉(zhuǎn)換指令
E.5　邏輯指令
E.6　新增的MMX整型指令
E.7　混洗指令
E.8　狀態(tài)管理指令
E.9　可高速緩存控制指令