高速實時數(shù)字信號處理器SHARC的原理及其應用

定　價：￥18.50

作　者：	曾濤等編著
出版社：	北京理工大學出版社
叢編項：
標　簽：	數(shù)字信號發(fā)生器

購買這本書可以去

當當網(wǎng) (￥14.00)

ISBN：	9787810456777	出版時間：	2000-01-01	包裝：	平裝
開本：	26cm	頁數(shù)：	183	字數(shù)：

內(nèi)容簡介

　　北京理工大學雷達技術(shù)研究所的幾位教授、青年教師和博士生，根據(jù)他們長期研究、開發(fā)、設計SHARC DSP芯片的經(jīng)驗和心得體會，寫作了這本書，本書從對DSP技術(shù)的介紹開始，預測了今后DSP技術(shù)的發(fā)展趨勢。詳細論述了SHARC芯片的構(gòu)造、特點、原理、編程方法等內(nèi)容，并給出了在工程實現(xiàn)中常用的實例。還結(jié)合我們實際工作經(jīng)驗，對在SHARC系統(tǒng)設計中出現(xiàn)的問題進行了總結(jié)，并給出了相應的解決方案。同時，還講述了高速電路設計中常見的問題，以及解決辦法。最后介紹了SHARC家族的其他成員，包括 SHARC二代、Tiger SHARC等產(chǎn)品的基本情況。相信本書的出版會為SHARC技術(shù)的應用和推廣提供方便并起到一定的促進作用。本書可供DSP專業(yè)設計人員、SHARC系列產(chǎn)品硬件、軟件開發(fā)人員閱讀，亦可作為相關(guān)專業(yè)研究生或高年級本科生的教學用書。

作者簡介

暫缺《高速實時數(shù)字信號處理器SHARC的原理及其應用》作者簡介

圖書目錄

第1章　概述
1.1　DSP的基本概念
1.1.1　DSP的結(jié)構(gòu)特點
1.1.2　DSP的發(fā)展
1.2　SHARC簡介
1.2.1　SHARC的基本結(jié)構(gòu)
1.2.2　SHARC指令的特點
1.2.3　程序開發(fā)過程
第2章　SHARC的基本結(jié)構(gòu)與概念
2.1　SHARC運算單元
2.1.1　SHARC的數(shù)據(jù)格式
2.1.2　算術(shù)邏輯單元（ALU）
2.1.3　乘法器（MPU）
2.1.4　移位器（SHIFTER）
2.1.5　數(shù)據(jù)寄存器
2.1.6　小結(jié)
2.2　SHARC的程序流控制
2.2.1　流水線機制
2.2.2　指令Cache
2.2.3　循環(huán)指令的程序流控制
2.2.4　分支指令的程序流控制
2.2.5　小結(jié)
2.3　SHARC的中斷
2.3.1　SHARC中斷的基本原理
2.3.2　中斷向量表及相關(guān)的控制寄存器
2.3.3　SHARC中斷使用
2.3.4　中斷現(xiàn)場保護
2.3.5　中斷重入
2.3.6　小結(jié)
2.4　地址空間和尋址
2.4.1　地址空間
2.4.2　尋址方式
2.4.3　各種字長數(shù)據(jù)的傳輸
2.4.4　小結(jié)
第3章　DMA傳輸與串口、Lind口通信
3.1　DMA傳輸
3.1.1　DMA的基本概念
3.1.2　與DMA相關(guān)的寄存器
3.1.3　外口DMA傳輸
3.1.4　DMA中斷
3.1.5　DMA的優(yōu)先級
3.1.6　鏈式DMA
3.1.7　小結(jié)
3.2　串口通信
3.2.1　SHARC串口簡介
3.2.2　重要寄存器及其使用
3.2.3　串口中斷
3.2.4　串口 DMA傳輸
3.2.5　應用實例
3.2.6　小結(jié)
3.3　Link口
3.3.1　Link口的構(gòu)成
3.3.2　Link口的傳輸協(xié)議
3.3.3　Link口的控制
3.3.4　Link口緩存
3.3.5　Link口的DMA
3.3.6　Link口中斷
3.3.7　DMA片內(nèi)數(shù)據(jù)塊搬移
3.3.8　小結(jié)
第4章　SHAR系統(tǒng)設計
4.1　SHARC的多處理器系統(tǒng)——結(jié)構(gòu)
4.1.1　簇結(jié)構(gòu)的基本形式
4.1.2　總線仲裁
4.1.3　多處理數(shù)據(jù)傳遞
4.1.4　向量中斷（VIRPT）
4.1.5　相關(guān)的狀態(tài)寄存器
4.1.6　多 SHARC五連
4.1.7　小結(jié)
4.2　MeshSP（網(wǎng)格）結(jié)構(gòu)
4.2.1　MeshSP（網(wǎng)格）結(jié)構(gòu)的基本形式
4.2.2　小結(jié)
4.3　通過RTOS實現(xiàn)并行處理
4.3.1　RTOS簡介
4.3.2　在RTOS環(huán)境下開發(fā)并行系統(tǒng)
4.3.3　APEX PRO
4.3.4　并行程序的開發(fā)與調(diào)試
4.3.5　小結(jié)
4.4　關(guān)鍵信號、JTAG接口與加載模式
4.4.1　關(guān)鍵信號的定義與連接
4.4.2　JTAG接口
4.4.3　程序自加載
4.4.4　小結(jié)
4.5　高速數(shù)字電路設計簡介
4.5.1　非理想因素
4.5.2　端接匹配
4.5.3　串擾性質(zhì)及其消除
4.5.4　傳輸延時一致性
4.5.5　EDA設計
4.5.6　SHARC系統(tǒng)設計中應注意的問題
4.5.7　小結(jié)
4.6　SHARC與 FLASH MEMORY的接口
第5章　SHARC的指令系統(tǒng)
5.1　SHARC指令系統(tǒng)的組成與分類
5.2　數(shù)學運算指令匯編
5.2.1　ALU的數(shù)學運算指令
5.2.2　MPU的數(shù)學運算指令
5.2.3　Shifter的數(shù)學運算指令
5.3　程序流控制指令后綴
5.4　常用算法
5.4.1　開平方
5.4.2　除法
5.4.3　正弦、余弦函數(shù)
5.5　SHARC C語言
5.5.1　SHARC C程序的開發(fā)過程
5.5.2　混合編程
5.5.3　語法擴展
5.5.4　小結(jié)
第6章　SHARC家族其他成員
6.1　ADSP21061、ADSP21062、ADSP21065簡介
6.2　四SHARC的聯(lián)合模塊——AD14060
6.2.1　AD14060的特點
6.2.2　AD14060的內(nèi)部結(jié)構(gòu)
6.3　高性能的 SHARC二代——ADSP21160
6.3.1　ADSP21160的特點
6.3.2　單指令多數(shù)據(jù)流機制（SIMD）
6.3.3　多樣化的內(nèi)存訪問方式
6.3.4　時鐘
6.4　SHARC家族的飛躍——TigerSHARC
6.4.1　TigerSHARC的主要特點
6.4.2　TigerSHARC的內(nèi)核
6.5　網(wǎng)上信息
附錄A　引腳功能描述與芯片封裝形式
附錄B　時序
附錄C　寄存器
參考文獻