計算機系統(tǒng)結(jié)構(gòu)——奔騰PC

第1章 緒論
1. 1 計算機系統(tǒng)結(jié)構(gòu)基本概念
1. 1. 1 計算機系統(tǒng)結(jié)構(gòu). 組成與實現(xiàn)
1. 1. 2 計算機系統(tǒng)結(jié)構(gòu)的發(fā)展
1. 1. 3 計算機系統(tǒng)結(jié)構(gòu)的分類
1. 2 個人計算機和工作站
1. 2. 1 何謂個人計算機／工作站
1. 2. 2 Intelx86處理器系列
1. 2. 3 PC總線技術(shù)
1. 3 并行計算機
1. 3. 1 并行計算機系統(tǒng)分類
1. 3. 2 并行性. 可擴展性和可編程性
習(xí)題1
第2章cache與主存儲器
2. 1 cache工作原理
2. 2 cache組織結(jié)構(gòu)
2. 2. 1 映射方式
2. 2. 2 替換策略
2. 2. 3 Lcok-through與Look-aside結(jié)構(gòu)
2. 3 cache一致性與寫策略
2. 3. 1 cache寫策略
2. 3. 2 MESI協(xié)議
2. 4 Pentium處理器的Cache技術(shù)
2. 4. 1 Pentium L1 cache界面
2. 4. 2 Pentium L1 cacheMESI協(xié)議
2. 4. 3 Pentium L1. L2 cache的關(guān)系
2. 5 主存儲器的組織
2. 5. 1 交錯存儲器組織
2. 5. 2 猝發(fā)存取的DRAM芯片
2. 5. 3 先進的DRAM芯片及模塊
習(xí)題2
第3章 虛擬存儲器
3. 1 虛擬存儲技術(shù)導(dǎo)論
3. 1. 1 請求頁式管理
3. 1. 2 虛擬存儲器模型
3. 1. 3 段頁式管理
3. 2 地址轉(zhuǎn)換機制
3. 2. 1 直接映像
3. 2. 2 倒置映像
3. 3 頁面替換策略
3. 4 PentiUln的虛擬存儲器支持
3. 4. 1 Pentium的工作模式
3. 4. 2 保護模式的分段地址轉(zhuǎn)換
3. 4. 3 保護模式的分頁地址轉(zhuǎn)換
3. 4. 4 特權(quán)級保護
3. 5 Pentiurn寄存器組織
3. 5. 1 基本結(jié)構(gòu)寄存器組
3. 5. 2 系統(tǒng)級寄存器組
3. 5. 3 x87型浮點部件寄存器組
習(xí)題3
第4章 處理器執(zhí)行結(jié)構(gòu)
4. 1 CISC與RISC結(jié)構(gòu)
4. 1. 1 RISC的提出
4. 1. 2 RISC的特征
4. 1. 3 RISC與CISC的競爭
4. 2 指令流水線結(jié)構(gòu)
4. 2. 1 流水線導(dǎo)論
4. 2. 2 指令流水線機制
4. 2. 3 轉(zhuǎn)移處理技術(shù)
4. 2. 4 數(shù)據(jù)冒險及其處理技術(shù)
4. 3 超標(biāo)量指令流水線結(jié)構(gòu)
4. 3. 1 超標(biāo)量流水線與超流水線
4. 3. 2 超標(biāo)量流水線的發(fā)射策略
4. 3. 3 實例：88110處理器的超標(biāo)量流水線
4. 4 Pentium的超標(biāo)量結(jié)構(gòu)
4. 4. 1 Pentium處理器核心結(jié)構(gòu)
4. 4. 2 U. V指令流水線
4. 4. 3 轉(zhuǎn)移目標(biāo)緩沖器BTB
習(xí)題4
第5章 P6和PentiBin4處理器結(jié)構(gòu)和性能
5. 1 Pentium Pro. PentiunlⅡ／Ⅲ處理器結(jié)構(gòu)和性能
5. 1. 1 由PentiumPro到PentiumⅡ／Ⅲ
5. 1. 2 iODMPIndex3. 0性能指標(biāo)
5. 2 實現(xiàn)動態(tài)執(zhí)行的PentiumⅡ／Ⅲ核心結(jié)構(gòu)
5. 2. 1 動態(tài)執(zhí)行技術(shù)概述
5. 2. 2 PentiumⅡ／Ⅲ的雙獨立總線結(jié)構(gòu)
5. 2. 3 PentiumⅡ／Ⅲ超標(biāo)量流水線及其核心結(jié)構(gòu)
5. 3 單指令流多數(shù)據(jù)流技術(shù)
5. 3. 1 MMX技術(shù)
5. 3. 2 MMX應(yīng)用舉例
5. 3. 3 SSE技術(shù)
5. 4 Pentium 4處理器結(jié)構(gòu)和性能
5. 4. 1 Pentium4處理器性能
5. 4. 2 Pentium4超標(biāo)量流水線及其核心結(jié)構(gòu)
習(xí)題5
第6章 PC主板總線結(jié)構(gòu)
6. 1 核心芯片組及主板結(jié)構(gòu)
6. 1. 1 430芯片組和早期PentiumPC的主板結(jié)構(gòu)
6. 1. 2 440芯片組和PentiumⅡ／ⅢPC的主板結(jié)構(gòu)
6. 1. 3 850. 845芯片組和Pentium4PC的主板結(jié)構(gòu)
6. 2 處理器總線和內(nèi)存總線
6. 2. 1 處理器總線
6. 2. 2 內(nèi)存總線
6. 3 PCI總線
6. 3. 1 PCI總線結(jié)構(gòu)
6. 3. 2 PCI總線周期操作
6. 3. 3 PCI總線仲裁
6. 4 遺留總線ISA
6. 4. 1 ISA總線結(jié)構(gòu)
6. 4. 2 SuperI／O芯片和LPC總線
習(xí)題6
第7章 外圍設(shè)備及I／O總線
7. 1 外存儲器
7. 1. 1 硬磁盤機和軟磁盤驅(qū)動器
7. 1. 2 IDE／ATA接口標(biāo)準(zhǔn)
7. 1. 3 CD-ROM驅(qū)動器
7. 2 顯示適配器
7. 2. 1 顯示標(biāo)準(zhǔn)
7. 2. 2 顯示適配器結(jié)構(gòu)
7. 2. 3 顯示適配器帶寬需求與AGP
7. 3 并行I／O總線SCSI
7. 3. 1 SCSI標(biāo)準(zhǔn)
7. 3. 2 SCSI總線
7. 4 串行I／O總線1394和USB
7. 4. 1 PC傳統(tǒng)的串. 并口
7. 4. 2 IEEE1394標(biāo)準(zhǔn)
7. 4. 3 通用串行總線USB
習(xí)題7
第8章 新一代64位處理器
8. 1 IA-64體系結(jié)構(gòu)
8. 1. 1 IA-64基本概念
8. 1. 2 IA-64通常組織
8. 1. 3 IA-64指令格式
8. 2 EPIC技術(shù)
8. 2. 1 斷定式執(zhí)行
8. 2. 2 推測裝入
8. 2. 3 高級裝入
8. 3 Itanium處理器
8. 3. 1 Itanium處理器結(jié)構(gòu)
8. 3. 2 Itanium的硬. 軟件協(xié)合
8. 4 x86-64體系結(jié)構(gòu)及其他
8. 4. 1 AMD的x86-64體系結(jié)構(gòu)
8. 4. 2 超線程技術(shù)
習(xí)題8
第9章 并行計算機的通信結(jié)構(gòu)
9. 1 ICN的組成和類型
9. 1. 1 ICN的基本部件
9. 1. 2 靜態(tài)互連網(wǎng)絡(luò)
9. 1. 3 動態(tài)互連網(wǎng)絡(luò)
9. 2 ICN的消息傳送
9. 2. 1 消息格式和尋徑方式
9. 2. 2 尋徑算法
9. 2. 3 流量控制
9. 3 ICN的通信時延問題
9. 3. 1 ICN性能指標(biāo)
9. 3. 2 時延的減少和隱藏技術(shù)
9. 4 并行編程模型及其通信抽象
9. 4. 1 并行編程模型
9. 4. 2 通信抽象
習(xí)題9
第10章 共享存儲器的多處理機
10. 1 UMA和NCNUMA多處理機
10. 1. 1 SunEnterprise10000多處理機
10. 1. 2 Cm*多處理機
10. 2 維護cache一致性的目錄協(xié)議
10. 2. 1 目錄協(xié)議的特點
10. 2. 2 StanfordDash多處理機
10. 2. 3 目錄協(xié)議的類型
*10. 3 存儲器一致性模型
10. 3. 1 順序一致性
10. 3. 2 PRAM一致性和處理器一致性
10. 3. 3 弱一致性和釋放一致性
10. 3. 4 小結(jié)
10. 4 CC-NLIMA多處理機
10. 4. 1 SGI Origin服務(wù)器
10. 4. 2 Origin服務(wù)器的目錄協(xié)議
10. 4. 3 Sequent NUMA-Q多處理機
10. 4. 4 NUMA-Q的目錄協(xié)議
10. 4. 5 COMA模型的多處理機
習(xí)題10
第11章 消息傳遞的多計算機
11. 1 大規(guī)模并行處理機MPP
11. 1. 1 iBMSP-2系統(tǒng)
11. 1. 2 Cray T3E系統(tǒng)
11. 1. 3 Intd／Sandia Option Red系統(tǒng)
11. 2 機群系統(tǒng)
11. 2. 1 機群系統(tǒng)的目標(biāo). 分類和配置
11. 2. 2 服務(wù)器機群
11. 2. 3 COW的通信網(wǎng)絡(luò)
習(xí)題11
主要參考文獻