現(xiàn)代邏輯設(shè)計(jì)

定　價(jià)：￥45.00

作　者：	（美）卡茨（Katz, R.H.）著
出版社：	電子工業(yè)出版社
叢編項(xiàng)：	國(guó)外電子與通信教材系列
標(biāo)　簽：	數(shù)字邏輯邏輯設(shè)計(jì) 教材

購(gòu)買(mǎi)這本書(shū)可以去

ISBN：	9787121023071	出版時(shí)間：	2006-03-01	包裝：	膠版紙
開(kāi)本：	小16開(kāi)	頁(yè)數(shù)：	503	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

在本書(shū)第一版出版以來(lái)的10年間，數(shù)字設(shè)計(jì)技術(shù)一直在不斷地發(fā)展。本書(shū)保持第一版重點(diǎn)介紹數(shù)字邏輯設(shè)計(jì)的基本內(nèi)容、概念和方法這一特點(diǎn)，又結(jié)合目前數(shù)字設(shè)計(jì)技術(shù)的發(fā)展，更新了相應(yīng)的硬件技術(shù)，加入了最新的可編程邏輯技術(shù)的知識(shí)，還引入了電子設(shè)計(jì)自動(dòng)化的設(shè)計(jì)工具，通過(guò)使用目前在數(shù)字邏輯設(shè)計(jì)中占主導(dǎo)地位的硬件描述語(yǔ)言Verilog描述了一些典型的設(shè)計(jì)實(shí)例。本書(shū)保持第一版重點(diǎn)介紹數(shù)字邏輯設(shè)計(jì)的基本內(nèi)容、概念和方法這一特點(diǎn)，又結(jié)合目前數(shù)字設(shè)計(jì)技術(shù)的發(fā)展，更新了相應(yīng)的硬件技術(shù)，加入了最新的可編程邏輯技術(shù)的知識(shí)，還引入了電子設(shè)計(jì)自動(dòng)化的設(shè)計(jì)工具，通過(guò)使用目前在數(shù)字邏輯設(shè)計(jì)中占主導(dǎo)地位的硬件描述語(yǔ)言Verilog描述了一些典型的設(shè)計(jì)實(shí)例，幫助讀者和工程師用硬件描述語(yǔ)言進(jìn)行更深入的數(shù)字系統(tǒng)設(shè)計(jì)。全書(shū)共分三部分：第1章是對(duì)邏輯設(shè)汁的整體概述；第2章至第5章涵蓋組合邏輯的內(nèi)容；第6章至第10章則是有關(guān)時(shí)序邏輯的介紹。本書(shū)結(jié)構(gòu)安排合理，清楚地定義了概念、技術(shù)、工具和實(shí)際問(wèn)題，提供了大量的設(shè)計(jì)實(shí)例，并用這些例子明確論述了設(shè)計(jì)經(jīng)驗(yàn)和規(guī)則。本書(shū)非常適合作為大專院校數(shù)字邏輯設(shè)計(jì)課程的教材，也可作為從事數(shù)字邏輯設(shè)計(jì)的工程技術(shù)人員的參考書(shū)。

作者簡(jiǎn)介

　　RandyH.Kata，美國(guó)加州大學(xué)伯克利分校電機(jī)工程與計(jì)算機(jī)科學(xué)教授，并任電機(jī)工程與計(jì)算機(jī)科學(xué)系的主任。ACM和IEEE會(huì)士，在計(jì)算機(jī)系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)方面的研究首屈一指。由于他的杰出貢獻(xiàn)，UMC（UnitedMicroelectronicsCorporation）撥出專項(xiàng)經(jīng)費(fèi)支持他從事電機(jī)工程與計(jì)算機(jī)科學(xué)研究。Katz教授最近的研究方向?yàn)闊o(wú)線通信、移動(dòng)計(jì)算應(yīng)用、分布式協(xié)作技術(shù)以及視頻存儲(chǔ)系統(tǒng)。

圖書(shū)目錄

第1章緒論
1.1 對(duì)書(shū)名的仔細(xì)分析
1.1.1 設(shè)計(jì)
1.1.2 邏輯設(shè)計(jì)
1.1.3 現(xiàn)代邏輯設(shè)計(jì)
1.2 邏輯設(shè)計(jì)簡(jiǎn)史
1.3 計(jì)算
1.3.1 開(kāi)關(guān)、繼電器和電路
1.3.2 晶體管
1.3.3 數(shù)字表示法
1.3.4 編碼
1.4 實(shí)例
小結(jié)
深入閱讀
習(xí)題
第2章組合邏輯
2.1 輸出是輸入的函數(shù)
2.1.1 組合邏輯的定義
2.1.2 組合邏輯實(shí)例
2.2 布爾邏輯的定律和定理
2.2.1 布爾代數(shù)的公理
2.2.2 布爾代數(shù)的定理
2.2.3 對(duì)偶定律和德摩根定律
2.3 布爾公式的實(shí)現(xiàn)
2.3.1 邏輯門(mén)
2.3.2 邏輯模塊和邏輯層次
2.3.3 時(shí)間行為和波形
2.3.4 門(mén)和連線數(shù)目的最小化
2.3.5 實(shí)例研究：七段譯碼器
2.4 兩級(jí)邏輯
2.4.1 規(guī)范形式
2.4.2 不完全確定函數(shù)
2.5 兩級(jí)簡(jiǎn)化的動(dòng)機(jī)
2.5.1 布爾表達(dá)式的圖形化
2.5.2 布爾立方體
2.5.3 卡諾圖
2.6 多級(jí)邏輯
2.7 多級(jí)最簡(jiǎn)的動(dòng)機(jī)
2.7.1 因式分解形式
2.7.2 多級(jí)簡(jiǎn)化標(biāo)準(zhǔn)
小結(jié)
深入閱讀
習(xí)題
第3章組合邏輯分析
3.1 兩級(jí)簡(jiǎn)化
3.1.1 布爾最簡(jiǎn)的過(guò)程
3.1.2 重溫卡諾圖：五變量和六變量函數(shù)
3.2 兩級(jí)簡(jiǎn)化的自動(dòng)化
3.2.1 Quine-McCluskey法
3.2.2 Espresso法
3.2.3 S-o-P和P-o-S邏輯網(wǎng)絡(luò)的實(shí)現(xiàn)
3.3 多級(jí)簡(jiǎn)化
3.4 多級(jí)簡(jiǎn)化的自動(dòng)化
3.4.1 多級(jí)邏輯優(yōu)化方法
3.4.2 多級(jí)邏輯網(wǎng)絡(luò)的實(shí)現(xiàn)
3.5 組合網(wǎng)絡(luò)的時(shí)間響應(yīng)
3.5.1 門(mén)延時(shí)
3.5.2 時(shí)間波形
3.5.3 脈沖整形電路分析
3.5.4 冒險(xiǎn)和毛刺
3.5.5 兩級(jí)網(wǎng)絡(luò)的冒險(xiǎn)檢測(cè)和消除
3.5.6 多級(jí)網(wǎng)絡(luò)的靜態(tài)冒險(xiǎn)
3.5.7 靜態(tài)無(wú)冒險(xiǎn)多級(jí)電路的設(shè)計(jì)
3.5.8 動(dòng)態(tài)冒險(xiǎn)
3.6 硬件描述語(yǔ)言
3.6.1 結(jié)構(gòu)描述
3.6.2 行為描述
3.6.3 延時(shí)
3.6.4 事件驅(qū)動(dòng)仿真
小結(jié)
深入閱讀
習(xí)題
第4章組合邏輯技術(shù)
4.1 歷史
4.1.1 從開(kāi)關(guān)到集成電路
4.1.2 封裝邏輯、可重構(gòu)性和可編程邏輯
4.1.3 性能技術(shù)比較
4.2 基本邏輯元件
4.2.1 固定邏輯
4.2.2 查找表
4.2.3 基于模塊的邏輯
4.3 兩級(jí)和多級(jí)邏輯
4.4 其他不是門(mén)電路的邏輯
4.4.1 三態(tài)輸出
4.4.2 集電極開(kāi)路輸出和線與/或邏輯
小結(jié)
深入閱讀
習(xí)題
第5章組合邏輯設(shè)計(jì)的實(shí)例研究
5.1 設(shè)計(jì)過(guò)程
5.2 簡(jiǎn)單的過(guò)程線控問(wèn)題
5.3 電話鍵盤(pán)譯碼器
5.4 閏年計(jì)算器
5.5 邏輯函數(shù)單元
5.6 加法器設(shè)計(jì)
5.6.1 半加器/全加器
5.6.2 超前進(jìn)位電路
5.6.3 選擇進(jìn)位加法器
5.6.4 BCD加法器設(shè)計(jì)
5.7 算術(shù)邏輯單元設(shè)計(jì)
5.7.1 ALU單元
5.8 組合乘法器
小結(jié)
深入閱讀
習(xí)題
第6章時(shí)序邏輯設(shè)計(jì)
6.1 基本時(shí)序邏輯單元
6.1.1 帶反饋的簡(jiǎn)單電路
6.1.2 基本鎖存器
6.1.3 時(shí)鐘
6.1.4 鎖存器組合
6.1.5 主從鎖存器和邊沿觸發(fā)觸發(fā)器
6.1.6 時(shí)序參數(shù)定義
6.2 時(shí)序設(shè)計(jì)方法學(xué)
6.2.1 級(jí)聯(lián)觸發(fā)器及建立/保持/傳輸時(shí)間
6.2.2 時(shí)鐘漂移
6.2.3 異步輸入
6.2.4 亞穩(wěn)態(tài)和同步失敗
6.2.5 自定時(shí)和速度無(wú)關(guān)電路
6.3 寄存器
6.3.1 存儲(chǔ)寄存器
6.3.2 移位寄存器
6.4 硬件描述語(yǔ)言
小結(jié)
深入閱讀
習(xí)題
第7章有限狀態(tài)機(jī)
7.1 計(jì)數(shù)器
7.1.1 計(jì)數(shù)器設(shè)計(jì)過(guò)程
7.1.2 具有更復(fù)雜計(jì)數(shù)序列的計(jì)數(shù)器
7.1.3 自啟動(dòng)計(jì)數(shù)器
7.1.4 計(jì)數(shù)器復(fù)位
7.1.5 其他類型的計(jì)數(shù)器
7.2 狀態(tài)機(jī)的概念
7.2.1 奇性或偶性奇偶校驗(yàn)器
7.2.2 狀態(tài)機(jī)的時(shí)序
7.3 基本的FSM設(shè)計(jì)方法
7.3.1 有限狀態(tài)機(jī)設(shè)計(jì)過(guò)程
7.3.2 摩爾型和米利型狀態(tài)機(jī)
7.3.3 狀態(tài)圖表示法
7.3.4 兩種狀態(tài)機(jī)的比較
7.4 優(yōu)化的動(dòng)機(jī)
7.4.1 具有相同I/O行為的兩個(gè)狀態(tài)圖
7.4.2 最小狀態(tài)的優(yōu)點(diǎn)
7.4.3 狀態(tài)、輸入和輸出編碼
7.4.4 狀態(tài)機(jī)的分解
7.4.5 交通燈控制器
小結(jié)
深入閱讀
習(xí)題
第8章有限狀態(tài)機(jī)的分析
8.1 狀態(tài)最簡(jiǎn)/化簡(jiǎn)
8.1.1 行匹配法
8.1.2 蘊(yùn)含表方法
8.1.3 無(wú)關(guān)項(xiàng)存在時(shí)的等價(jià)狀態(tài)
8.1.4 狀態(tài)最簡(jiǎn)無(wú)用時(shí)的例子W
8.2 狀態(tài)分配
8.2.1 順序編碼
8.2.2 隨機(jī)編碼
8.2.3 單點(diǎn)編碼
8.2.4 面向輸出的編碼
8.2.5 啟發(fā)式方法
8.3 有限狀態(tài)機(jī)劃分
8.3.1 引入空閑狀態(tài)來(lái)劃分有限狀態(tài)機(jī)
8.4 硬件描述語(yǔ)言
小結(jié)
深入閱讀
習(xí)題
第9章時(shí)序邏輯技術(shù)
9.1 基本時(shí)序邏輯元件
9.2 用計(jì)數(shù)器實(shí)現(xiàn)FSM設(shè)計(jì)
9.3 用可編程邏輯實(shí)現(xiàn)FSM設(shè)計(jì)
9.3.1 用ROM實(shí)現(xiàn)狀態(tài)機(jī)
9.3.2 基于ROM與PLA的設(shè)計(jì)的比較
9.3.3 其他可用的PAL結(jié)構(gòu)
9.4 用更復(fù)雜的可編程邏輯器件實(shí)現(xiàn)FSM設(shè)計(jì)
9.4.1 PLD：可編程邏輯器件
9.4.2 Altera可擦除可編程邏輯器件
9.4.3 Actel現(xiàn)場(chǎng)可編程門(mén)陣列
9.4.4 Xilinx現(xiàn)場(chǎng)可編程門(mén)陣列
9.5 實(shí)例研究：交通燈控制器
9.5.1 問(wèn)題分解：交通燈狀態(tài)機(jī)
9.5.2 用PLA/PAL/ROM實(shí)現(xiàn)
9.5.3 用計(jì)數(shù)器實(shí)現(xiàn)
9.5.4 用FPGA實(shí)現(xiàn)
小結(jié)
深入閱讀
習(xí)題
第10章時(shí)序邏輯設(shè)計(jì)的實(shí)例研究
10.1 有限輸入串識(shí)別器
10.2 復(fù)雜的計(jì)數(shù)器
10.3 數(shù)字組合鎖
10.4 存儲(chǔ)控制器
10.4.1 基本RAM：1024×4位靜態(tài)RAM
10.4.2 動(dòng)態(tài)RAM
10.4.3 其他類型的DRAM
10.4.4 詳細(xì)的SRAM時(shí)序
10.4.5 簡(jiǎn)單存儲(chǔ)控制器的設(shè)計(jì)
10.5 連續(xù)乘法器
10.6 串行線發(fā)送器/接收器
小結(jié)
深入閱讀
習(xí)題
附錄A 數(shù)制
附錄B 基本電子線路
附錄C 觸發(fā)器類型
索引