并行計(jì)算機(jī)體系結(jié)構(gòu)（陳國(guó)良）

第一章 緒論
1.1 引言
1.1.1 什么是并行計(jì)算機(jī)
1.1.2 為什么需要并行計(jì)算機(jī)
1.1.3 如何學(xué)習(xí)并行計(jì)算機(jī)
1.2 并行計(jì)算機(jī)發(fā)展背景
1.2.1 應(yīng)用需求
1.2.2 技術(shù)進(jìn)展
1.2.3 結(jié)構(gòu)趨勢(shì)
1.3 典型并行計(jì)算機(jī)系統(tǒng)簡(jiǎn)介
1.3.1 SIMD陣列處理機(jī)
1.3.2 向量處理機(jī)
1.3.3 共享存儲(chǔ)多處理機(jī)
1.3.4 分布存儲(chǔ)多計(jì)算機(jī)
1.3.5 共享分布存儲(chǔ)多處理機(jī)
1.4 當(dāng)代并行計(jì)算機(jī)體系結(jié)構(gòu)
1.4.1 并行計(jì)算機(jī)結(jié)構(gòu)模型
1.4.2 并行計(jì)算機(jī)訪存模型
1.4.3 并行計(jì)算機(jī)存儲(chǔ)層次及其一致性問(wèn)題
1.5 并行計(jì)算機(jī)的應(yīng)用基礎(chǔ)
1.5.1 并行計(jì)算模型
1.5.2 并行程序設(shè)計(jì)模型
1.5.3 同步
1.5.4 通信
1.5.5 并行化技術(shù)與程序調(diào)試
1.6 國(guó)產(chǎn)曙光系列并行機(jī)系統(tǒng)介紹
1.6.1 全對(duì)稱(chēng)共享存儲(chǔ)多處理機(jī)系統(tǒng)：曙光1號(hào)
1.6.2 大規(guī)模并行處理系統(tǒng)：曙光－1000
1.6.3 超級(jí)并行計(jì)算機(jī)系統(tǒng)：曙光－2000
1.7 小結(jié)
1.7.1 當(dāng)今并行機(jī)體系結(jié)構(gòu)研究的幾個(gè)主要問(wèn)題
1.7.2 并行計(jì)算機(jī)中的若干新技術(shù)
習(xí)題
參考文獻(xiàn)
第二章 性能評(píng)測(cè)
2.1 引言
2.1.1 什么是并行機(jī)的基本性能
2.1.2 為什么要研究并行機(jī)的性能評(píng)測(cè)
2.1.3 如何評(píng)測(cè)并行機(jī)的性能
2.2 機(jī)器級(jí)性能評(píng)測(cè)
2.2.1 CPU和存儲(chǔ)器的某些基本性能指標(biāo)
2.2.2 并行和通信開(kāi)銷(xiāo)
2.2.3 并行機(jī)的可用性與好用性
2.2.4 機(jī)器的成本、價(jià)格與性能／價(jià)格比
2.3 算法級(jí)性能評(píng)測(cè)
2.3.1 加速比性能定律
2.3.2 可擴(kuò)放性評(píng)測(cè)標(biāo)準(zhǔn)
2.4 程序級(jí)性能評(píng)測(cè)
2.4.1 基準(zhǔn)測(cè)試程序的分類(lèi)
2.4.2 基本基準(zhǔn)測(cè)試程序
2.4.3 并行基準(zhǔn)測(cè)試程序
2.4.4 商用基準(zhǔn)測(cè)試程序
2.4.5 SPEC測(cè)試程序
2.5 如何提高高性能
2.5.1 任務(wù)劃分
2.5.2 通信分析
2.5.3 任務(wù)組合
2.5.4 處理器映射
2.5.5 任務(wù)的分配與調(diào)度
2.6 小結(jié)
習(xí)題
參考文獻(xiàn)
第三章 互連網(wǎng)絡(luò)
3.1 引言
3.1.1 系統(tǒng)互連
3.1.2 網(wǎng)絡(luò)部件
3.1.3 網(wǎng)絡(luò)的性能指標(biāo)
3.2 靜態(tài)互連網(wǎng)絡(luò)
3.2.1 典型的互連網(wǎng)絡(luò)
3.2.2 靜態(tài)互連網(wǎng)絡(luò)綜合比較
3.3 動(dòng)態(tài)互連網(wǎng)絡(luò)
3.3.1 多處理機(jī)總線(xiàn)
3.3.2 交叉開(kāi)關(guān)._
3.3.3 多級(jí)互連網(wǎng)絡(luò)
3.3.4 動(dòng)態(tài)互連網(wǎng)絡(luò)比較
3.4 機(jī)群中的互連技術(shù)
3.4.1 Myrinet
3.4.2 HiPPI和超級(jí)HiPPI
3.4.3 光纖通道和.FDDI環(huán)
3.4.4 異步傳輸模式ATM
3.4.5 可擴(kuò)展一致性接口SCI
3.4.6 以太網(wǎng)
3.5 選路與死鎖
3.5.1 信包傳輸方式
3.5.2 選路算法
3.5.3 死鎖避免
3.6 流量控制
3.6.1 鏈路層流量控制
3.6.2 端到端流量控制
3.7 交換開(kāi)關(guān)的設(shè)計(jì)
3.7.1 端口
3.7.2 內(nèi)部數(shù)據(jù)路徑
3.7.3 通道緩沖區(qū)
3.7.4 輸出調(diào)度
3.8 實(shí)例研究
3.9 小結(jié)
習(xí)題
參考文獻(xiàn)
第四章 對(duì)稱(chēng)多處理機(jī)系統(tǒng)
4.1 引言
4.1.1 SMP的特點(diǎn)
4.1.2 多處理機(jī)中的擴(kuò)展存儲(chǔ)層次結(jié)構(gòu)
4.2 高速緩存一致性和順序一致性模型
4.2.1 高速緩存一致性問(wèn)題
4.2.2 高速緩存一致的存儲(chǔ)系統(tǒng)
4.2.3 總線(xiàn)偵聽(tīng)實(shí)現(xiàn)高速緩存一致性
4.2.4 順序一致性模型
4.3 偵聽(tīng)高速緩存一致性協(xié)議
4.3.1 偵聽(tīng)協(xié)議的類(lèi)型
4.3.2 三態(tài)寫(xiě)回?zé)o效(MSI)協(xié)議
4.3.3 四態(tài)寫(xiě)回?zé)o效(MESI)協(xié)議
4.3.4 四態(tài)寫(xiě)回更新(Dragon)協(xié)議
4.4 基本高速緩存一致性協(xié)議的實(shí)現(xiàn)
4.4.1 正確性要求
4.4.2 基本實(shí)現(xiàn)
4.5 多級(jí)高速緩存
4.5.1 維護(hù)包含性
4.5.2 層次高速緩存一致性的傳播
4.6 分事務(wù)總線(xiàn)
4.6.1 基本設(shè)計(jì)
4.6.2 支持多級(jí)高速緩存
4.7 同步問(wèn)題
4.7.1 基本問(wèn)題
4.7.2 互斥操作
4.7.3 點(diǎn)到點(diǎn)事件同步
4.7.4 全局事件同步
4.8 實(shí)例分析：SGIChallenge
4.8.1 SGI處理器和主存子系統(tǒng)
4.8.2 SGII／O子系統(tǒng)
4.9 小結(jié)
習(xí)題
參考文獻(xiàn)
第五章 大規(guī)模并行處理機(jī)系統(tǒng)
5.1 MPP技術(shù)概論
5.1.1.MPP特性和問(wèn)題
5.1.2 MPP系統(tǒng)概述
5.2 實(shí)例分析l：CrayT3E的體系結(jié)構(gòu)
5.2.1 T3E的體系結(jié)構(gòu)
5.2.2 T3E的系統(tǒng)軟件
5.3 新一代ASCI／MPP系統(tǒng)
5.3.1 ASCI可擴(kuò)放設(shè)計(jì)策略
5.3.2 硬件和軟件要求
5.3.3 定約的ASCI／MPP平臺(tái)
5.4 實(shí)例分析2：Intel／SandiaASCIOptionRed
5.4.1 OptionRed的體系結(jié)構(gòu)
5.4.2 OptionRed的系統(tǒng)軟件
5.5 三個(gè)典型的MPP系統(tǒng)的運(yùn)行性能評(píng)估
5.6 小結(jié)
習(xí)題
參考文獻(xiàn)
第六章 機(jī)群系統(tǒng)
6.1 引言
6.1.1 基本概念
6.1.2 體系結(jié)構(gòu)
6.2 設(shè)計(jì)要點(diǎn)
6.2.1 可用性
6.2.2 單一系統(tǒng)映像
6.2.3 SolarisMC中的單系統(tǒng)映像
6.3 作業(yè)管理
6.3.1 研究動(dòng)機(jī)
6.3.2 作業(yè)管理系統(tǒng)
6.3.3 研究現(xiàn)狀
6.3.4 負(fù)載共享程序
6.4 并行文件系統(tǒng)
6.4.1 數(shù)據(jù)的物理分布
6.4.2 緩存
6.4.3 數(shù)據(jù)預(yù)取
6.4.4 I／0接口
6.5 實(shí)例分析
6.5.1 BerkeleyNOW
6.5.2 IBMSP2系統(tǒng)
6.6 小結(jié)
習(xí)題
參考文獻(xiàn)
第七章 分布式共享存儲(chǔ)系統(tǒng)
7.1 引言
7.1.1 并行計(jì)算機(jī)的存儲(chǔ)系統(tǒng)組織
7.1.2 常見(jiàn)的共享存儲(chǔ)系統(tǒng)
7.2 可擴(kuò)放的高速緩存一致性協(xié)議
7.2.1 高速緩存一致性
7.2.2 基于目錄的高速緩存一致性協(xié)議
7.3 放松的存儲(chǔ)一致性模型
7.3.1 目錄協(xié)議中訪存事件次序的實(shí)現(xiàn)
7.3.2 弱存儲(chǔ)一致性模型
7.3.3 存儲(chǔ)一致性模型的框架模型
7.3.4 高速緩存一致性協(xié)議和存儲(chǔ)一致性模型的關(guān)系
7.4 硬件DSM實(shí)例研究
7.4.1 Stanford的DASH多計(jì)算機(jī)(CC－NUMA結(jié)構(gòu))
7.4.2 ：KendallSquareResearch的KSRl(COMA結(jié)構(gòu))
7.5 共享虛擬存儲(chǔ)系統(tǒng)SVM
7.5.1 SVM系統(tǒng)中的關(guān)鍵技術(shù)
7.5.2 實(shí)例研究：JIAJIA共享虛擬存儲(chǔ)系統(tǒng)
7.6 小結(jié)
習(xí)題
參考文獻(xiàn)
第八章 并行機(jī)中的通信與延遲
8.1 引言
8.1.1 延遲的基本概念
8.1.2 延遲容忍技術(shù)的基本要求和收益上限
8.1.3 消息傳遞模型下的各種延遲容忍技術(shù)
8.2 延遲避免
8.2.1 采用放松的一致性模型
8.2.2 大塊數(shù)據(jù)傳輸
8.3 延遲容忍
8.3.1 預(yù)通信
8.3.2 多線(xiàn)程
8.4 延遲減少
8.4.1 用戶(hù)級(jí)通信技術(shù)
8.4.2 主動(dòng)消息實(shí)現(xiàn)技術(shù)
8.5 小結(jié)
習(xí)題
參考文獻(xiàn)
專(zhuān)業(yè)術(shù)語(yǔ)中英對(duì)照及索引