計(jì)算機(jī)組成原理（21世紀(jì)高職高專教材）

第1章  計(jì)算機(jī)系統(tǒng)概述
  1.1  計(jì)算機(jī)的應(yīng)用
  1.2  計(jì)算機(jī)的工作原理
  1.3  計(jì)算機(jī)硬件和軟件
    1.3.1  計(jì)算機(jī)硬件
    1.3.2  計(jì)算機(jī)軟件
    1.3.3  微機(jī)實(shí)例
  1.4  計(jì)算機(jī)的過去和未來
    1.4.1  計(jì)算機(jī)的過去
    1.4.2  計(jì)算機(jī)的未來
  1.5  小結(jié)
  1.6  習(xí)題
第2章  運(yùn)算方法和運(yùn)算器
  2.1  數(shù)值數(shù)據(jù)的二進(jìn)制表示
    2.1.1  二進(jìn)制的表示.轉(zhuǎn)換和運(yùn)算
    2.1.2  二進(jìn)制表示中的一些重要問題
  2.2  非數(shù)值數(shù)據(jù)的二進(jìn)制表示
    2.2.1  字符
    2.2.2  漢字
    2.2.3  位圖圖像
    2.2.4  語(yǔ)音
  2.3  校驗(yàn)和糾錯(cuò)
  2.4  定點(diǎn)加.減法運(yùn)算
  2.5  定點(diǎn)乘.除法運(yùn)算
  2.6  浮點(diǎn)運(yùn)算
    2.6.1  浮點(diǎn)加.減法運(yùn)算
    2.6.2  浮點(diǎn)加法器
    2.6.3  浮點(diǎn)乘.除法運(yùn)算
  2.7  定點(diǎn)和浮點(diǎn)運(yùn)算器
    2.7.1  最簡(jiǎn)單的運(yùn)算器
    2.7.2  浮點(diǎn)運(yùn)算器舉例
  2.8  小結(jié)
  2.9  習(xí)題
第3章  存儲(chǔ)系統(tǒng)
  3.1  存儲(chǔ)器概述
    3.1.1  存儲(chǔ)器分類
    3.1.2  存儲(chǔ)器的分級(jí)結(jié)構(gòu)
  3.2  隨機(jī)存取存儲(chǔ)器
    3.2.1  SRAM存儲(chǔ)器
    3.2.2  DRAM存儲(chǔ)器
    3.2.3  內(nèi)存的性能指標(biāo)
    3.2.4  內(nèi)存的讀寫周期時(shí)序
    3.2.5  存儲(chǔ)器與CPU的連接
    3.2.6  存儲(chǔ)器容量的擴(kuò)展
  3.3  只讀存儲(chǔ)器
  3.4  高速存儲(chǔ)器
    3.4.1  雙端口存儲(chǔ)器
    3.4.2  多模塊交叉存儲(chǔ)器
    3.4.3  相聯(lián)存儲(chǔ)器
  3.5  CACHE存儲(chǔ)器
    3.5.1  CACHE基本原理
    3.5.2  內(nèi)存與CACHE的地址映射
    3.5.3  替換策略
  3.6  虛擬存儲(chǔ)器
    3.6.1  虛擬存儲(chǔ)器的基本概念
    3.6.2  頁(yè)式虛擬存儲(chǔ)器
    3.6.3  段式虛擬存儲(chǔ)器
    3.6.4  段頁(yè)式虛擬存儲(chǔ)器
    3.6.5  替換算法
  3.7  小結(jié)
  3.8  習(xí)題
第4章  指令系統(tǒng)
  4.1  指令格式
    4.1.1  操作碼和操作數(shù)
    4.1.2  指令字長(zhǎng)度
    4.1.3  指令助記符
    4.1.4  RISC技術(shù)
  4.2  指令的尋址方式
  4.3  操作數(shù)的尋址方式
  4.4  堆棧尋址方式
  4.5  微機(jī)指令系統(tǒng)實(shí)例
    4.5.1  指令分類
    4.5.2  指令格式
    4.5.3  尋址方式
    4.5.4  指令系統(tǒng)
  4.6  小結(jié)
  4.7  習(xí)題
第5章  中央處理器
  5.1  中央處理器概述
    5.1.1  CPU的功能
    5.1.2  CPU的組成
  5.2  指令周期
    5.2.1  指令周期的基本概念
    5.2.2  非訪內(nèi)指令的指令周期
    5.2.3  訪內(nèi)指令的指令周期
    5.2.4  MOV指令的指令周期
    5.2.5  NOP指令的指令周期
    5.2.6  JMP指令的指令周期
    5.2.7  指令周期的方框圖表示
  5.3  時(shí)序產(chǎn)生器
    5.3.1  時(shí)序信號(hào)的概念
    5.3.2  時(shí)序信號(hào)產(chǎn)生器
  5.4  硬布線控制器
  5.5  微程序控制器
    5.5.1  微程序的概念
    5.5.2  微程序控制器
    5.5.3  CPU周期和微指令周期
    5.5.4  機(jī)器指令和微指令
  5.6  現(xiàn)代CPU設(shè)計(jì)技術(shù)
    5.6.1  流水CPU
    5.6.2  RISC CPU
    5.6.3  多媒體CPU
    5.6.4  Pentium CPU
  5.7  小結(jié)
  5.8  習(xí)題
第6章  總線
  6.1  總線的基本概念
    6.1.1  總線的分類和標(biāo)準(zhǔn)化
    6.1.2  串行和并行總線
    6.1.3  單向和雙向總線
    6.1.4  內(nèi)部總線結(jié)構(gòu)
    6.1.5  總線的特性和性能指標(biāo)
    6.1.6  總線接口
    6.1.7  總線結(jié)構(gòu)
    6.1.8  總線的控制
  6.2  微機(jī)總線實(shí)例
  6.3  小結(jié)
  6.4  習(xí)題
第7章  外圍設(shè)備
  7.1  外圍設(shè)備概述
  7.2  輸入設(shè)備
    7.2.1  鍵盤
    7.2.2  鼠標(biāo)
    7.2.3  圖像輸入設(shè)備
    7.2.4  聲音/浯音輸入設(shè)備
  7.3  輸出設(shè)備
    7.3.1  顯示器
    7.3.2  打印機(jī)
  7.4  外存儲(chǔ)設(shè)備
    7.4.1  硬盤
    7.4.2  軟盤
    7.4.3  光盤
    7.4.4  優(yōu)盤
  7.5  小結(jié)
  7.6  習(xí)題
第8章  輸入輸出系統(tǒng)
  8.1  基本的輸入輸出方式概述
  8.2  查詢方式
  8.3  中斷方式
    8.3.1  中斷的概念
    8.3.2  中斷的處理過程
    8.3.3  中斷接口
  8.4  DMA方式
    8.4.1  DMA的基本概念
    8.4.2  DMA的處理過程
  8.5  其他方式
    8.5.1  通道方式和外圍處理機(jī)方式
    8.5.2  網(wǎng)絡(luò)傳送方式
  8.6  小結(jié)
  8.7  習(xí)題
附錄A  ASCII碼控制功能符的解釋
附錄B  Intel8086/8088指令系統(tǒng)主要指令一覽表
參考文獻(xiàn)