數(shù)字信號處理的FPGA實現(xiàn)

定　價：￥58.00

作　者：	（美）邁耶（Meyeer-Baese, U.）著
出版社：	清華大學出版社
叢編項：	國外電子信息經(jīng)典教材
標　簽：	現(xiàn)場可編程門陣列應用數(shù)字信號信號處理

購買這本書可以去

ISBN：	9787302128588	出版時間：	2006-06-01	包裝：	平裝
開本：	其它	頁數(shù)：	453	字數(shù)：

內(nèi)容簡介

　　在前端數(shù)字信號處理的算法方面，全新的現(xiàn)場可編程門陣列（FPGA）正逐步取代和，由此系列為數(shù)字信號處理帶來了一場新的革命。所以這些算法的有效實現(xiàn)非常關(guān)鍵，這也是本書的主要講解目標。本書是一本有關(guān)最新數(shù)字信號處理的專著。書中通過大量的程序示例，全面、精辟地介紹了利用FPGA實現(xiàn)數(shù)字信號處理的方方面面。本書主要包括：當前的FPGA技術(shù)、元器件以及用于設計最新DSP系統(tǒng)工具；計算機算法的概念、理論、FIR和IIR濾波器的實現(xiàn)、多級信號處理和傅立葉變換；一些專用算法，如數(shù)論變換和密碼術(shù)算法等；第一章后都會有相應的練習，幫助讀者進一步鞏固所學的內(nèi)容；附錄中包含VERLLOG源代碼和術(shù)語匯編，并且附帶的光盤中提供了示例的VHDL和Verilog源代碼以及最新版本的Altera軟件。另外，本書在第1版的基礎(chǔ)上新增了關(guān)于自適應濾波器的一章內(nèi)容、關(guān)于除法和浮點數(shù)算法的章節(jié)以及一些新的練習，并將Altera軟件更新為最新版本。本書內(nèi)容詳實、講解深入淺出、實用性極強，可作為高等院校電子、電氣以及相關(guān)專業(yè)的課程教材，也可供從事數(shù)字信號處理的專業(yè)人員參考。

作者簡介

暫缺《數(shù)字信號處理的FPGA實現(xiàn)》作者簡介

圖書目錄

第1章緒論
　1.1 數(shù)字信號處理概述
　1.2 FPGA技術(shù)
　　1.2.1 按顆粒度分類
　　1.2.2 按技術(shù)分類
　　1.2.3 FPL的基準
　1.3 DSP的技術(shù)要求
　1.4 設計實現(xiàn)
　　1.4.1 FPGA的結(jié)構(gòu)
　　1.4.2 Altera EPF10K70RC240-4
　　1.4.3 案例研究：頻率合成器
　1.5 練習
第2章計算機算法
　2.1 概述
　2.2 數(shù)字表示法
　　2.2.1 定點數(shù)
　　2.2.2 非傳統(tǒng)定點數(shù)
　　2.2.3 浮點數(shù)
　2.3 二進制加法器
　　2.3.1 流水線加法器
　　2.3.2 模加法器
　2.4 二進制乘法器
　2.5 二進制除法器
　　2.5.1 線性收斂的除法算法
　　2.5.2 快速除法器的設計
　　2.5.3 陣列除法器
　2.6 浮點算法的實現(xiàn)
　　2.6.1 定點數(shù)到浮點數(shù)的格式轉(zhuǎn)換
　　2.6.2 浮點數(shù)到定點數(shù)的格式轉(zhuǎn)換
　　2.6.3 浮點數(shù)乘法
　　2.6.4 浮點數(shù)加法
　　2.6.5 浮點數(shù)除法
　　2.6.6 浮點數(shù)倒數(shù)
　　2.6.7 浮點數(shù)合成結(jié)果
　2.7 MAC與SOP
　　2.7.1 分布式算法基礎(chǔ)
　　2.7.2 有符號的DA數(shù)制
　　2.7.3 改進的DA解決方案
　2.8 利用CORDIC計算特殊函數(shù)
　2.9 練習
第3章有限脈沖響應(FIR)數(shù)字濾波器
　3.1 數(shù)字濾波器
　3.2 FIR理論
　　3.2.1 具有轉(zhuǎn)置結(jié)構(gòu)的FIR濾波器
　　3.2.2 FIR濾波器的對稱性
　　3.2.3 線性相位FIR濾波器
　3.3 設計FIR濾波器
　　3.3.1 直接窗函數(shù)設計方法
　　3.3.2 等同紋波設計方法
　3.4 常系數(shù)FIR設計
　　3.4.1 直接FIR設計
　　3.4.2 具有轉(zhuǎn)置結(jié)構(gòu)的FIR濾波器
　　3.4.3 采用分布式算法的FIR濾波器
　3.5 練習
第4章無限脈沖響應(IIR)數(shù)字濾波器
　4.1 IIR理論
　4.2 IIR系數(shù)的計算
　4.3 IIR濾波器的實現(xiàn)
　　4.3.1 有限字長效應
　　4.3.2 濾波器增益系數(shù)的最優(yōu)化
　4.4 快速IIR濾波器
　　4.4.1 時域交叉
　　4.4.2 群集和分散預先考慮的流水線技術(shù)
　　4.4.3 IIR抽取設計
　　4.4.4 并行處理
　　4.4.5 采用RNS的IIR設計
　4.5 練習
第5章多級信號處理
第6章傅立葉變換
第7章前沿課題
第8章自適應濾波器
附錄A Verilog源代碼
附錄B VHDL和Verilog編碼
附錄C 術(shù)語匯編 427
附錄D CD-ROM文件“1readme.ps”
參考文獻