計(jì)算機(jī)原理簡明教程（計(jì)算機(jī)科學(xué)與技術(shù)高等學(xué)校教材）

第1章 計(jì)算機(jī)發(fā)展概述
1.1計(jì)算機(jī)發(fā)展史
1.1.1第一代電子管計(jì)算機(jī)
1.1.2第二代晶體管計(jì)算機(jī)
1.1.3第三代集成電路計(jì)算機(jī)
1.1.4第四代超大規(guī)模集成電路計(jì)算機(jī)
1.2計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1.3超級(jí)計(jì)算機(jī)發(fā)展史
習(xí)題
第2章 邏輯代數(shù)與邏輯門電路
2 .1邏輯關(guān)系和邏輯門電路
2.1.1邏輯“與”及“與門”
2.1.2邏輯“或”及“或門”
2.1.3邏輯“非”及“非門”
2.1.4復(fù)合邏輯及復(fù)合門
2.2邏輯代數(shù)的基本定律
2.2.1邏輯函數(shù)的“相等”概念
2.2.2邏輯代數(shù)的基本定律
2.3邏輯函數(shù)的化簡
2.3.1邏輯函數(shù)的標(biāo)準(zhǔn)與或式和最簡式
2.3.2邏輯函數(shù)的公式化簡法
2.3.3邏輯函數(shù)的卡諾圖化簡法
2.4常用ttl門電路芯片
2.4.1ttl與非門單元電路
2.4.2幾種常用ttl門電路芯片
習(xí)題
第3章 組合邏輯電路
3.1組合邏輯電路的分析
3.1.1分析方法
3.1.2分析舉例
3.2組合邏輯電路設(shè)計(jì)
3.2.1組合邏輯電路設(shè)計(jì)方法
3.2.2組合邏輯電路設(shè)計(jì)舉例
3.3中規(guī)模集成電路邏輯部件
3.3.1編碼器
3.3.2譯碼器及其應(yīng)用
3.3.3數(shù)值比較器
3.3.4數(shù)據(jù)選擇器及其應(yīng)用
3.3.5組合邏輯電路舉例
習(xí)題
第4章 時(shí)序邏輯電路
4.1觸發(fā)器
4.1.1用與非門組成的基本rs觸發(fā)器
4.1.2用“與非”門組成的鐘控觸發(fā)器
4.1.3邊沿觸發(fā)器
4.2寄存器和移位器
4.2.1寄存器
4.2.2移位器
4.2.3相聯(lián)存儲(chǔ)器
4.2.4用jk觸發(fā)器實(shí)現(xiàn)寄存器
4.3同步計(jì)數(shù)器
4.3.1計(jì)數(shù)器設(shè)計(jì)
4.3.2計(jì)數(shù)器集成芯片介紹
4.3.3n進(jìn)制計(jì)數(shù)器
習(xí)題
第5章 只讀存儲(chǔ)器與可編程邏輯器件
5.1只讀存儲(chǔ)器
5.1.1只讀存儲(chǔ)器的結(jié)構(gòu)
5.1.2只讀存儲(chǔ)器的工作原理
5.1.3只讀存儲(chǔ)器制造技術(shù)簡介
5.1.4只讀存儲(chǔ)器的應(yīng)用
5.2可編程邏輯器件
5.2.1pla可編程邏輯陣列
5.2.2pal可編程陣列邏輯簡介
5.2.3gal通用陣列邏輯簡介
5.2.4實(shí)例介紹
習(xí)題
第6章 存儲(chǔ)器組織
6.1主存儲(chǔ)器的構(gòu)成
6.1.1主存儲(chǔ)器芯片
6.1.2主存儲(chǔ)器容量的擴(kuò)展
6.2存儲(chǔ)系統(tǒng)組織
6.2.1雙端口存儲(chǔ)器與并行主存系統(tǒng)
6.2.2高速緩沖存儲(chǔ)器
6.2.3替換策略及更新策略
6.2.4虛擬存儲(chǔ)器
6.3主存儲(chǔ)器的芯片技術(shù)
6.3.1快速頁式動(dòng)態(tài)存儲(chǔ)器
6.3.2增強(qiáng)數(shù)據(jù)輸出動(dòng)態(tài)存儲(chǔ)器
6.3.3同步動(dòng)態(tài)存儲(chǔ)器
6.3.4雙速率同步動(dòng)態(tài)存儲(chǔ)器
6.3.5磁性隨機(jī)訪問存儲(chǔ)器
6.4三級(jí)存儲(chǔ)體系
6.5磁盤存儲(chǔ)設(shè)備
6.5.1磁記錄原理與記錄方式
6.5.2磁盤存儲(chǔ)設(shè)備
習(xí)題
第7章 運(yùn)算器
7.1數(shù)據(jù)信息的表示方法
7.1.1帶符號(hào)數(shù)的表示
7.1.2補(bǔ)碼加減法
7.1.3定點(diǎn)表示與浮點(diǎn)表示
7.1.4溢出判斷
7.1.5字符的表示
7.2算術(shù)邏輯運(yùn)算部件
7.2.1一位全加器
7.2.2串行進(jìn)位并行加法器
7.2.3先行進(jìn)位并行加法器
7.2.4補(bǔ)碼加法器
7.2.5算術(shù)邏輯運(yùn)算部件舉例
7.3定點(diǎn)乘除法運(yùn)算
7.3.1定點(diǎn)乘法運(yùn)算
7.3.2定點(diǎn)除法運(yùn)算
7.4浮點(diǎn)四則運(yùn)算
7.4.1浮點(diǎn)加減運(yùn)算
7.4.2浮點(diǎn)乘法運(yùn)算
7.4.3浮點(diǎn)除法運(yùn)算
7.5運(yùn)算器組成
7.5.1暫存器型運(yùn)算器
7.5.2多路選擇器型運(yùn)算器
習(xí)題
第8章 指令系統(tǒng)
8.1指令格式
8.1.1指令格式
8.1.2指令字長
8.1.3操作碼格式
8.1.4指令助記符
8.2尋址方式
8.2.1指令尋址方式
8.2.2數(shù)據(jù)尋址方式
8.3指令類型
8.4cisc和risc
8.5pentium Ⅱ指令格式
習(xí)題
第9章 控制器設(shè)計(jì)原理
9.1基本概念
9.1.1運(yùn)算器及內(nèi)總線
9.1.2主存接口
9.1.3控制器
9.2機(jī)器指令的周期劃分與控制信號(hào)
9.2.1指令執(zhí)行分析
9.2.2指令執(zhí)行周期
9.2.3控制信號(hào)
9.3指令執(zhí)行流程
9.3.1運(yùn)算指令執(zhí)行流程
9.3.2傳送指令執(zhí)行流程
9.3.3控制指令執(zhí)行流程
9.4微程序控制器
9.4.1微程序控制的基本概念
9.4.2微指令編碼格式的設(shè)計(jì)
9.4.3微程序控制器
9.5時(shí)序系統(tǒng)
9.6時(shí)序控制方式
9.7模型機(jī)的主機(jī)設(shè)計(jì)
9.7.1模型機(jī)指令系統(tǒng)設(shè)計(jì)
9.7.2總體結(jié)構(gòu)與數(shù)據(jù)通路
9.7.3時(shí)序系統(tǒng)與時(shí)序控制方式
9.7.4微指令格式
9.7.5通用寄存器的控制邏輯表達(dá)式
9.7.6微程序控制器
9.7.7微程序流程圖
9.7.8微程序編制舉例
9.7.9模型機(jī)cpu設(shè)計(jì)過程總結(jié)
9.8cpu技術(shù)簡介
習(xí)題
第10章 輸入輸出系統(tǒng)
10.1輸入輸出設(shè)備簡介
10.1.1常用輸入設(shè)備簡介
10.1.2常用輸出設(shè)備簡介
10.2系統(tǒng)總線
10.2.1系統(tǒng)總線種類
10.2.2總線通信同步方式
10.2.3總線爭用控制
10.2.4微機(jī)總線
10.3輸入輸出接口
10.3.1串行接口
10.3.2并行接口
10.3.3接口尋址
10.4輸入輸出控制方式
10.4.1程序直接控制方式
10.4.2程序中斷控制方式
10.4.3dma控制方式
10.4.4通道控制方式
習(xí)題
第11章 并行計(jì)算機(jī)體系結(jié)構(gòu)簡介
11.1并行計(jì)算機(jī)結(jié)構(gòu)分類
11.2simd并行計(jì)算機(jī)
11.2.1陣列處理機(jī)
11.2.2向量處理機(jī)
11.3mimd并行計(jì)算機(jī)
11.3.1多處理器系統(tǒng)
11.3.2多計(jì)算機(jī)系統(tǒng)
11.3.3集群機(jī)系統(tǒng)
11.4第六代超級(jí)計(jì)算機(jī)概念
習(xí)題
參考文獻(xiàn)