面向CPLD\FPGA的VHDL設(shè)計(jì)

叢書(shū)序
前言
第1章 可編程器件及Altera公司可
編程器件簡(jiǎn)介
1.1可編程邏輯器件簡(jiǎn)介
1.1.1可編程器件的發(fā)展歷史及前景
1.1.2可編程邏輯器件的基本結(jié)構(gòu)
1.1.3可編程器件的分類(lèi)
1.2 Altera系列器件簡(jiǎn)介
1.2.1 PLD廠(chǎng)商簡(jiǎn)介
1.2.2 Altera公司的復(fù)雜可編程器件
1.2.3 Altera公司的現(xiàn)場(chǎng)可編門(mén)陣列
1.3如何根據(jù)項(xiàng)目選擇器件
第2章 硬件描述語(yǔ)言簡(jiǎn)介
2.1硬件描述語(yǔ)言的由來(lái)和發(fā)展
2.2各種硬件描述語(yǔ)言的介紹及特點(diǎn)
2.2.1 VHDL
2.2.2 Verilog HDL
2.2.3 Superlog
2.2.4 SystemC
2.3 VHDL的基本語(yǔ)法
2.3.1 VHDL的基本結(jié)構(gòu)
2.3.2 VHDL的基本語(yǔ)句
第3章 Altera公司QuartusⅡ介紹
3.1 QuartusⅡ簡(jiǎn)介
3.2 QuartusⅡ安裝及界面介紹
3.2.1 QuartusⅡ安裝
3.2.2 QuartusⅡ界面簡(jiǎn)介
3.2.3 QuartusⅡ常用的設(shè)置
第4章 組合邏輯電路設(shè)計(jì)
4.1組合邏輯電路概述
4.1.1組合邏輯電路的定義
4.1.2組合邏輯電路的分析
4.1.3組合邏輯電路的設(shè)計(jì)
4.2我在第一個(gè)項(xiàng)目中遇到的問(wèn)題
4.3典型的組合邏輯電路分析
4.3.1譯碼器
4.3.2加法器
4.3.3只讀存儲(chǔ)器
4.3.4比較器
4.3.5多路選擇器
4.3.6三態(tài)總線(xiàn)
4.4工程師們的經(jīng)驗(yàn)
4.4.1組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)
4.4.2選擇器設(shè)計(jì)和FPGA資源
第5章 時(shí)序邏輯電路的設(shè)計(jì)
5.1時(shí)序是一切硬件工作的基礎(chǔ)
5.1.1時(shí)序邏輯電路的定義
5.1.2時(shí)序邏輯電路的分類(lèi)
5.1.3時(shí)序邏輯電路的分析
5.1.4時(shí)序邏輯電路的設(shè)計(jì)
5.2設(shè)計(jì)中應(yīng)考慮的時(shí)序問(wèn)題
5.2.1時(shí)鐘信號(hào)
5.2.2清零信號(hào)和置位信號(hào)
5.2.3建立時(shí)間和保持時(shí)間
5.2.4觸發(fā)器及其應(yīng)用
5.3典型的時(shí)序邏輯電路分析與描述
5.3.1分頻器
5.3.2計(jì)數(shù)器
5.3.3移位寄存器
5.3.4存儲(chǔ)器
5.4怎樣才能避免潛在的危險(xiǎn)
5.4.1 FPGA／CPLD中的競(jìng)爭(zhēng)冒險(xiǎn)
5.4.2時(shí)序電路中的競(jìng)爭(zhēng)冒險(xiǎn)
5.4.3如何消除時(shí)序電路中的競(jìng)爭(zhēng)冒險(xiǎn)
5.5工程師們的經(jīng)驗(yàn)
5.5.1毛刺的產(chǎn)生
5.5.2如何消除毛刺
5.5.3計(jì)數(shù)器設(shè)計(jì)與FPGA資源
第6章 有限狀態(tài)機(jī)
6.1什么是狀態(tài)機(jī)
6.2有限狀態(tài)機(jī)分類(lèi)及VHDL描述
6.2.1摩爾型狀態(tài)機(jī)
6.2.2米勒型狀態(tài)機(jī)
6.3有限狀態(tài)機(jī)的編碼
6.3.1狀態(tài)機(jī)的編碼方式
6.3.2狀態(tài)方程和輸出方程
6.3.3剩余狀態(tài)的處理
6.4有限狀態(tài)機(jī)的VHDL設(shè)計(jì)
6.4.1有限狀態(tài)機(jī)的設(shè)計(jì)流程
6.4.2有限狀態(tài)機(jī)的復(fù)位
6.5狀態(tài)機(jī)與時(shí)序邏輯電路
6.6典型狀態(tài)機(jī)電路的VHDL描述
6.7工程師們的經(jīng)驗(yàn)
6.7.1狀態(tài)機(jī)速度的優(yōu)化
6.7.2狀態(tài)機(jī)的容錯(cuò)性設(shè)計(jì)
第7章 典型的VHDL設(shè)計(jì)解析
7.1分頻電路
7.1.1 2的冪次分頻電路
7.1.2非2的冪次分頻電路
7.1.3非整數(shù)分頻電路
7.2倍頻電路
7.3多位加法器電路
7.4偽隨機(jī)序列發(fā)生器
7.5并／串轉(zhuǎn)換器
7.6 FIF0存儲(chǔ)器
7.7雙向數(shù)據(jù)轉(zhuǎn)換器
7.8數(shù)字頻率計(jì)
第8章 電路的仿真
8.1什么是電路的仿真
8.2 ModelSim功能介紹
8.2.1 ModelSim窗口說(shuō)明
8.2.2波形窗口調(diào)試方法
8.3怎樣寫(xiě)VHDL測(cè)試基準(zhǔn)
8.3.1測(cè)試基準(zhǔn)常用的VHDL語(yǔ)句
8.3.2測(cè)試基準(zhǔn)分析
8.4一個(gè)功能仿真實(shí)例
8.4.1基本仿真流程
8.4.2工程仿真流程
第9章 基于FPGA／CPLD的VHDL設(shè)計(jì)經(jīng)驗(yàn)總結(jié)
9.1養(yǎng)成良好的編程習(xí)慣
9.2怎樣優(yōu)化你的程序
9.2.1如何優(yōu)化VHDL設(shè)計(jì)
9.2.2如何在VHDL設(shè)計(jì)中提高綜合效率
9.3 FPGA／CPLD的設(shè)計(jì)和優(yōu)化
9.3.1哪些因素影響電路結(jié)構(gòu)的復(fù)雜程度
9.3.2速度和面積的優(yōu)化
9.4系統(tǒng)級(jí)層次式設(shè)計(jì)
參考文獻(xiàn)