ADSP TS20XS系列DSP原理與應用設計

第1章 概述
1.1 Tiger SHARC系列DSP簡介
1.2 ADSP TS20XS系列DSP的特點及應用
1.3 ADSP TS20XS的引腳說明
第2章 ADSP TS20XS系列DSP硬件組成原理
2.1 ADSP TS20XS系列DSP結(jié)構(gòu)
2.2 ADSP TS20XS系列DSP計算內(nèi)核
2.3 ADSP TS20XS系列DSP尋址
2.4 ADSP TS20XS系列DSP程序控制
2.5 ADSP TS20XS內(nèi)部總線
第3章 ADSP TS20XS系列DSP存含有器組織
3.1 ADSP TS20XS的尋址空間
3.2 ADSP TS20XS的存儲器組織
3.3 ADSP TS20XS系列DSP寄存器
第4章 ADSP TS20XS系列DSP的I/O資源
4.1 ADSP TS20XS系列DSP的中斷
4.2 DMA傳輸
4.3 ADSP TS20XS系列DSP的差分鏈路口
第5章 ADSP TS20XS系列DSP指令系統(tǒng)
5.1 ADSP TS20XS系列DSP指令集簡介
5.2 ADSP TS20XS系列DSP指令集
5.3 ADSP TS20XS系列DSP指令并行規(guī)則和約束條件
第6章 ADSP TS20XS系列DSP接口設計
6.1 外部總線接口
6.2 SDRAM接口
6.3 鏈路口
6.4 ADSP TS20XSGN FPGA接口舉例
第7章 ADSP TS20XS系列DSP系統(tǒng)設計
7.1 ADSP TS20XS系列DSP系統(tǒng)耗及散熱設計
7.2 ADSP TS20XS系列DSP系統(tǒng)電源設計
7.3 ADSP TS20XS系統(tǒng)時鐘要求及高速時鐘系統(tǒng)設計
7.4 JTAG接口有關問題
第8章 ADSP TS20XS系列DSP系統(tǒng)程序優(yōu)化設計
8.1 程序優(yōu)化設計思路
8.2 引起處理器流水線操作延時和影響的因素
8.3 存儲器優(yōu)化配置
第9章 多DSP系統(tǒng)設計及實例
9.1 多DSP系統(tǒng)組成模型
9.2 簡化多DSP系統(tǒng)的復雜度
9.3 多DSP系統(tǒng)的設計實例
9.4 ADSP TS20XS WCDMA基帶處理板的PCB設計
第10章 多DSP系統(tǒng)的軟件設計
10.1 多系統(tǒng)引導程序設計
10.2 多DSP系統(tǒng)的數(shù)據(jù)傳輸方式和系統(tǒng)工作模式字的作用
附錄A ADSP TS20XS系列DSP引腳分配與封裝
參考文獻