Altium Designer 6設(shè)計(jì)教程

第1章  Altium Designer 6概述
1.1  Altium Designer 6的發(fā)展歷史
1.2  Altium Designer 6的特點(diǎn)
1.2.1  設(shè)計(jì)環(huán)境的優(yōu)越性
1.2.2  輸入/輸出設(shè)計(jì)
1.2.3  工程分析與驗(yàn)證
1.3  Altium Designer 6的新增特性
1.3.1  環(huán)境設(shè)置提高
1.3.2  原理圖設(shè)計(jì)提高
1.3.3  元件庫設(shè)計(jì)提高
1.3.4  PCB印制電路板設(shè)計(jì)提高
1.3.5  嵌入式設(shè)計(jì)的提高
1.4  Altium Designer 6的安裝、激活與升級(jí)
1.4.1  安裝過程與啟動(dòng)
1.4.2  Altium Designer的激活
1.4.3  Altium Designer的升級(jí)
1.4.4  Altium Designer系統(tǒng)精簡
第2章  Altium Designer 6的設(shè)計(jì)環(huán)境與管理
2.1  Altium Designer 6的開發(fā)環(huán)境
2.1.1  Altium Designer 6的工作環(huán)境
2.1.2  Altium Designer 6的管理類型
2.1.3  Altium Designer 6的環(huán)境與資源設(shè)置
2.1.4  各編輯器之間的切換
2.2  工作面板和窗口的管理
2.2.1  工作面板管理
2.2.2  窗口的管理
習(xí)題
第3章  電路原理圖設(shè)計(jì)基礎(chǔ)
3.1  進(jìn)入原理圖的設(shè)計(jì)環(huán)境
3.1.1  新建一個(gè)印制電路板工程
3.1.2  新建電路原理圖文件
3.2  原理圖菜單
3.2.1  Edit菜單
3.2.2  View菜單
3.2.3  Project工程菜單
3.2.4  Place菜單
3.2.5  Design菜單介紹
3.2.6  Tools菜單
3.3  原理圖設(shè)計(jì)工具欄
3.4  布線工具欄
3.4.1  畫導(dǎo)線
3.4.2  畫總線
3.4.3  畫總線分支
3.4.4  設(shè)置網(wǎng)絡(luò)標(biāo)號(hào)
3.4.5  放置線路節(jié)點(diǎn)
3.4.6  電源及接地符號(hào)
3.4.7  放置電路方塊圖
3.4.8  放置電路方塊圖的端口
3.4.9  設(shè)置電路的輸入/輸出端口
3.5  繪制圖形工具欄
3.5.1  繪制直線
3.5.2  繪制多邊形
3.5.3  繪制橢圓弧
3.5.4  繪制貝塞爾曲線
3.5.5  添加文字注釋
3.5.6  添加文本框
3.5.7  繪制矩形
3.5.8  繪制圓角矩形
3.5.9  繪制橢圓或圓
3.5.10  繪制餅圖
3.5.11  放置圖片
3.6  原理圖標(biāo)準(zhǔn)工具欄
3.7  設(shè)計(jì)電路原理圖
3.7.1  設(shè)置原理圖Sheet Option選項(xiàng)
3.7.2  填寫圖紙?jiān)O(shè)置信息
習(xí)題
第4章  原理圖設(shè)計(jì)提高
4.1  裝入元件庫
4.1.1  裝入元件庫
4.1.2  查找元件
4.2  放置元件
4.2.1  放置元件
4.2.2  編輯元件
4.3  元件的復(fù)制、剪切、粘貼和刪除
4.3.1  元件的復(fù)制/剪切、粘貼
4.3.2  靈巧粘貼（Smart Paste）
4.3.3  元件的刪除
4.4  元件的排列和對(duì)齊
4.4.1  元件的移動(dòng)
4.4.2  元件的轉(zhuǎn)動(dòng)
4.4.3  元件的排列與對(duì)齊
4.5  元件的整體操作
習(xí)題
第5章  層次原理圖設(shè)計(jì)和多通道技術(shù)
5.1  層次原理圖的設(shè)計(jì)
5.1.1  層次原理圖的設(shè)計(jì)結(jié)構(gòu)
5.1.2  自上而下的層次原理圖設(shè)計(jì)
5.1.3  自下而上的層次原理圖的設(shè)計(jì)
5.1.4  層次原理圖之間的切換
5.1.5  保留層次結(jié)構(gòu)
5.1.6  支持多通道設(shè)計(jì)
5.1.7  在低層增加原理圖空間
5.1.8  連接實(shí)例
5.2  多通道的設(shè)計(jì)
5.2.1  創(chuàng)建多通道設(shè)計(jì)
5.2.2  設(shè)置空間和標(biāo)志符的格式
5.2.3  編譯設(shè)計(jì)的工程
5.2.4  查看多通道原理圖
5.2.5  參數(shù)層級(jí)化設(shè)計(jì)
習(xí)題
第6章  原理圖編譯與輸出
6.1  編譯工程及查錯(cuò)
6.1.1  設(shè)置工程選項(xiàng)
6.1.2  編譯工程
6.1.3  使用Navigator面板查看原理圖
6.1.4  使用過濾器選擇批量目標(biāo)
6.1.5  使用 Inspector 進(jìn)行全局編輯
6.1.6  系統(tǒng)及原理圖優(yōu)先選項(xiàng)設(shè)定
6.1.7  原理圖的摘錄與組合
6.1.8  封裝管理器
6.2  生成各種報(bào)表
6.2.1  生成網(wǎng)絡(luò)表
6.2.2  生成元件報(bào)表
6.2.3  生成設(shè)計(jì)工程組織文件
6.2.4  生成網(wǎng)表
6.3  打印輸出
6.3.1  頁面設(shè)置
6.3.2  打印輸出
習(xí)題
第7章  創(chuàng)建元件集成庫
7.1  集成庫的概述
7.2  新建一個(gè)包裝庫項(xiàng)目
7.3  新建一個(gè)原理圖庫
7.3.1  SCH Library面板
7.3.2  利用Tools菜單管理元件
7.3.3  繪圖工具
7.3.4  IEEE符號(hào)工具
7.3.5  制作原理圖元件
7.4  PCB庫文件編輯器
7.4.1  PCB Library面板
7.4.2  繪制元件PCB封裝工具欄
7.4.3  制作元件PCB封裝模型
7.4.4  利用向?qū)е谱髟CB封裝模型
7.5  生成元件集成庫
7.5.1  通過SCH LIB面板生成集成庫
7.5.2  通過添加原理圖和PCB庫及模型庫生成集成庫
7.5.3  通過Make Integrated Library 命令生成集成庫
7.6  分解集成庫
7.7  生成元件報(bào)表
7.7.1  元件報(bào)表
7.7.2  元件庫報(bào)表
7.7.3  元件規(guī)則檢查表
7.8  常用元件制作
7.8.1  元件原理圖制作
7.8.2  PCB封裝制作
7.9  綜合實(shí)例
7.9.1  原理圖庫元件
7.9.2  PCB元件封裝
7.10  將Altium Designer 6的庫轉(zhuǎn)成99se的格式
習(xí)題
第8章  PCB設(shè)計(jì)基礎(chǔ)
8.1  進(jìn)入PCB設(shè)計(jì)環(huán)境
8.1.1  創(chuàng)建新的PCB文件
8.1.2  打開一個(gè)PCB文件
8.2  PCB菜單
8.2.1  File菜單
8.2.2  Edit菜單
8.2.3  View菜單
8.2.4  Project菜單
8.2.5  Place菜單
8.2.6  Design菜單
8.3  PCB工具欄
8.3.1  標(biāo)準(zhǔn)工具欄
8.3.2  布線工具欄
8.3.3  實(shí)用工具欄
8.4  智能標(biāo)注
8.5  PCB的工作層面
8.6  PCB優(yōu)先選項(xiàng)的設(shè)定
8.6.1  General設(shè)置
8.6.2  Display設(shè)置
8.6.3  Board Insight Display設(shè)置
8.6.4  Board Insight Mode設(shè)置
8.6.5  Interactive Routing設(shè)置
習(xí)題
第9章  PCB設(shè)計(jì)提高
9.1  PCB 的設(shè)計(jì)流程
9.2  繪制原理圖和生成網(wǎng)絡(luò)表
9.3  工作層面設(shè)置
9.3.1  圖層管理
9.3.2  層集合管理器
9.3.3  工作層面
9.3.4  內(nèi)電層分割
9.4  規(guī)劃電路板
9.5  更新PCB文件
9.6  元件布局
9.6.1  設(shè)置自動(dòng)布局約束參數(shù)
9.6.2  元件的自動(dòng)布局
9.7  自動(dòng)布線及手動(dòng)布線
9.7.1  布線參數(shù)設(shè)置
9.7.2  自動(dòng)布線器參數(shù)設(shè)置
9.7.3  自動(dòng)布線
9.7.4  類約束等長線
9.7.5  手動(dòng)布線
9.7.6  差分對(duì)布線
9.7.7  翻轉(zhuǎn)并編輯板卡
9.7.8  放置淚滴
9.7.9  敷銅
9.7.10  元件的整體操作
9.8  PCB的多通道設(shè)計(jì)
9.9  DRC校驗(yàn)
9.10  3D效果圖
9.11  生產(chǎn)加工文件的輸出
習(xí)題
第10章  綜合實(shí)例
10.1  實(shí)例簡介
10.2  新建工程
10.3  裝入元件庫
10.4  放置元件
10.4.1  利用選項(xiàng)板放置元件
10.4.2  利用菜單命令放置元件
10.4.3  編輯元件的屬性
10.5  繪制電路圖
10.5.1  繪制導(dǎo)線
10.5.2  放置電源符號(hào)
10.5.3  放置網(wǎng)絡(luò)標(biāo)號(hào)
10.5.4  繪制總線與總線分支
10.6  創(chuàng)建PCB圖及規(guī)劃電路板
10.7  裝入網(wǎng)絡(luò)表和元件封裝
10.8  元件的布局
10.9  自動(dòng)布線
10.10  放置淚滴及字符串
10.11  敷銅
10.12  DRC校驗(yàn)
習(xí)題
第11章  電路仿真
11.1  仿真概述
11.2  仿真元件庫描述
11.2.1  仿真信號(hào)源元件庫
11.2.2  仿真專用函數(shù)元件庫
11.2.3  仿真數(shù)學(xué)函數(shù)元件庫
11.2.4  信號(hào)仿真?zhèn)鬏斁€元件庫
11.2.5  常用元件庫
11.3  仿真元件的設(shè)置
11.3.1  仿真元件庫安裝
11.3.2  設(shè)置仿真元件的Simulation屬性
11.3.3  設(shè)置仿真元件的參數(shù)
11.3.4  放置激勵(lì)源
11.4  設(shè)置仿真方式
11.4.1  選擇仿真工作的一些宏觀參數(shù)
11.4.2  仿真方式簡介
11.5  設(shè)計(jì)仿真原理圖
11.6  電路仿真實(shí)例
11.6.1  模擬電路仿真實(shí)例
11.6.2  添加新波形顯示
11.6.3  波形的層疊顯示
11.6.4  調(diào)整波形的顯示范圍
11.6.5  數(shù)字電路仿真實(shí)例
習(xí)題
第12章  信號(hào)完整性分析
12.1  信號(hào)完整性概述
12.1.1  基本概念
12.1.2  信號(hào)完整性分析的意義
12.1.3  工具簡介
12.2  信號(hào)完整性的模型添加
12.2.1  信號(hào)完整性分析的環(huán)境
12.2.2  信號(hào)完整性分析的前提條件
12.2.3  利用Model Assignment對(duì)話框添加SI模型
12.2.4  手工添加元件的SI模型
12.3  信號(hào)完整性的設(shè)計(jì)規(guī)則
12.3.1  在原理圖中信號(hào)完整性的設(shè)計(jì)規(guī)則
12.3.2  在PCB中信號(hào)完整性的設(shè)計(jì)規(guī)則
12.3.3  設(shè)置SI Setup Options
12.3.4  使用SI面板進(jìn)行設(shè)計(jì)的分析
12.3.5  分析前的準(zhǔn)備工作
12.4  進(jìn)行信號(hào)完整性的分析
12.4.1  生成信號(hào)完整性分析波形
12.4.2  信號(hào)完整性分析波形的編輯
習(xí)題
第13章  FPGA項(xiàng)目設(shè)計(jì)
13.1  新建一個(gè)FPGA工程
13.1.1  新建FPGA工程
13.1.2  在FPGA工程中添加VHDL文件
13.1.3  在FPGA工程下添加原理圖文件
13.1.4  放置新創(chuàng)建的元件
13.2  FPGA系統(tǒng)參數(shù)優(yōu)先設(shè)置
13.3  FPGA項(xiàng)目原理圖設(shè)計(jì)
13.3.1  創(chuàng)建項(xiàng)目
13.3.2  為項(xiàng)目添加VHDL文件
13.3.3  創(chuàng)建項(xiàng)目的VHDL文件庫
13.3.4  編譯庫文件
13.3.5  創(chuàng)建項(xiàng)目元件庫
13.3.6  根據(jù)VHDL創(chuàng)建圖紙符號(hào)
13.3.7  繪制原理圖并放置網(wǎng)絡(luò)標(biāo)號(hào)
13.4  FPGA項(xiàng)目仿真
13.4.1  創(chuàng)建VHDL測試平臺(tái)
13.4.2  設(shè)計(jì)項(xiàng)目仿真
13.4.3  運(yùn)行仿真
13.5  綜合布線
13.5.1  添加配置與約束文件
13.5.2  編譯、綜合、布局布線及下載
13.6  FPGA工程導(dǎo)入到PCB 工程中
13.7  FPGA和PCB的管腳雙向優(yōu)化同步與更新（自動(dòng)管腳交換）
習(xí)題
附錄A  Altium Designer 6 的導(dǎo)入導(dǎo)出功能
附錄B  將設(shè)計(jì)關(guān)聯(lián)到EPR系統(tǒng)
附錄C  生成PRO-E可以打開的3D文件
附錄D  定制公司的元件材料表