電子系統(tǒng)設(shè)計與實(shí)踐

第一部分模擬電子系統(tǒng)設(shè)計與實(shí)踐.
第1章基于集成運(yùn)算放大器的放大電路設(shè)計
1.1運(yùn)算放大器的模型
1.2用集成運(yùn)算放大器構(gòu)成的典型放大電路
1.3集成運(yùn)算放大器的主要參數(shù)
1.4正確使用集成運(yùn)算放大器
1.5設(shè)計訓(xùn)練題
第2章模擬濾波器的設(shè)計
2.1模擬有源濾波器設(shè)計
2.2開關(guān)電容濾波器
2.2.1開關(guān)電容濾波器的基本原理
2.2.2單片集成開關(guān)電容濾波器及其使用
2.3設(shè)計訓(xùn)練題
第二部分?jǐn)?shù)字電子系統(tǒng)設(shè)計與實(shí)踐
第3章可編程邏輯器件的結(jié)構(gòu)和工作原理
3.1概述
3.2簡單可編程邏輯器件的結(jié)構(gòu)和工作原理
3.3復(fù)雜可編程邏輯器件的結(jié)構(gòu)和工作原理
3.3.1CPLD的結(jié)構(gòu)和工作原理
3.3.2FPGA的結(jié)構(gòu)和工作原理
3.3.3CPLD和FPGA的性能比較
第4章硬件描述語言VHDL
4.1概述
4.2VHDL的語言要素
4.3VHDL程序的基本結(jié)構(gòu)
4.4VHDL程序的句法
4.4.1并行語句
4.4.2順序語句
4.5常用邏輯電路的VHDL描述
4.5.1常用組合邏輯電路模塊的VHDL描述
4.5.2常用時序邏輯電路模塊的VHDL描述
4.5.3有關(guān)三態(tài)電路的VHDL描述
4.5.4有限狀態(tài)機(jī)（FSM）的VHDL描述
4.6學(xué)習(xí)VHDL應(yīng)注意的問題
4.7設(shè)計訓(xùn)練題
第5章MAX plusⅡ使用指南
5.1概述
5.2設(shè)計文件的輸入
5.3設(shè)計項目的編譯
5.4設(shè)計項目的驗(yàn)證
5.5設(shè)計項目的處理
第6章基于EDA技術(shù)和可編程邏輯器件的數(shù)字系統(tǒng)設(shè)計
6.1概述
6.24位數(shù)字頻率計的設(shè)計過程
6.2.1設(shè)計題目
6.2.2數(shù)字頻率計的工作原理
6.2.3數(shù)字頻率計的設(shè)計過程
6.34位數(shù)字乘法器的設(shè)計過程
6.3.1設(shè)計題目
6.3.2設(shè)計思想和步驟
6.3.3數(shù)字乘法器的設(shè)計過程
6.4數(shù)字系統(tǒng)的可測性設(shè)計
6.5設(shè)計訓(xùn)練題
第7章CPLD/FPGA的編程技術(shù)
7.1概述
7.2CPLD器件的在系統(tǒng)編程技術(shù)
7.3FPGA器件的在電路配置技術(shù)
7.4結(jié)束語..
第三部分單片機(jī)電子系統(tǒng)設(shè)計與實(shí)踐
第8章AT89S52單片機(jī)的基本原理
8.1概述
8.2AT89S52單片機(jī)的基本結(jié)構(gòu)
8.3AT89S52單片機(jī)的指令系統(tǒng)
第9章基于串行總線的單片機(jī)系統(tǒng)設(shè)計
9.1SPI和I2C串行總線接口
9.1.1SPI串行總線接口
9.1.2I2C串行總線接口
9.2鍵盤/顯示器串行擴(kuò)展技術(shù)
9.2.1LED顯示接口設(shè)計
9.2.2非編碼式鍵盤設(shè)計
9.3E2PROM串行擴(kuò)展技術(shù)
9.4D/A和A/D轉(zhuǎn)換器串行擴(kuò)展技術(shù)
9.4.1D/A轉(zhuǎn)換器串行擴(kuò)展技術(shù)
9.4.2A/D轉(zhuǎn)換器串行擴(kuò)展技術(shù)
9.5串行總線單片機(jī)最小系統(tǒng)實(shí)驗(yàn)板
9.6可校時數(shù)字鐘設(shè)計
9.6.1設(shè)計題目
9.6.2硬件電路設(shè)計
9.6.3控制程序設(shè)計
9.7設(shè)計訓(xùn)練題
第10章基于并行總線的單片機(jī)系統(tǒng)設(shè)計
10.1概述
10.2數(shù)據(jù)存儲器擴(kuò)展技術(shù)
10.2.1AT89S52單片機(jī)的數(shù)據(jù)存儲器空間
10.2.2外部數(shù)據(jù)存儲器擴(kuò)展
10.2.3超過64KB的數(shù)據(jù)存儲器擴(kuò)展
10.3LCD顯示接口設(shè)計
10.3.1內(nèi)置漢字庫圖形點(diǎn)陣式LCD顯示模塊——THS12864-12
10.3.2THS12864-12與AT89S52單片機(jī)的接口設(shè)計
10.3.3LCD顯示程序設(shè)計
10.4編碼式鍵盤接口設(shè)計
10.4.1編碼式鍵盤接口邏輯設(shè)計
10.4.2編碼式鍵盤接口軟件設(shè)計
10.5單片機(jī)與FPGA接口設(shè)計
10.5.1單片機(jī)與FPGA的并行通信接口
10.5.2單片機(jī)與FPGA的配置接口
10.6并行總線單片機(jī)最小系統(tǒng)實(shí)驗(yàn)板
10.6.1鍵盤顯示模塊
10.6.2MCU模塊
10.6.3FPGA模塊
10.7高速數(shù)據(jù)采集系統(tǒng)設(shè)計
10.7.1設(shè)計題目
10.7.2方案設(shè)計
10.7.3數(shù)據(jù)采集通道的設(shè)計
10.7.4信號采集與存儲控制電路的設(shè)計
10.7.5單片機(jī)控制軟件設(shè)計
10.7.6系統(tǒng)調(diào)試
10.8設(shè)計訓(xùn)練題
第11章單片機(jī)數(shù)據(jù)通信系統(tǒng)設(shè)計
11.1異步串行通信系統(tǒng)設(shè)計
11.1.1概述
11.1.2單片機(jī)雙機(jī)通信技術(shù)
11.2CAN現(xiàn)場總線通信技術(shù)
11.2.1CAN現(xiàn)場總線簡介
11.2.2CAN通信控制器SJA1000
11.2.3BasicCAN模式的基本功能和寄存器
11.2.4CAN總線接口模塊
11.2.5CAN總線通信系統(tǒng)設(shè)計實(shí)例——多點(diǎn)溫度檢測系統(tǒng)
11.3設(shè)計訓(xùn)練題
第四部分綜合電子系統(tǒng)設(shè)計與實(shí)踐
第12章DDS信號發(fā)生器設(shè)計
12.1設(shè)計題目
12.2直接數(shù)字頻率合成原理
12.3實(shí)現(xiàn)DDS信號發(fā)生器的兩種技術(shù)方案
12.3.1采用專用DDS集成芯片的技術(shù)方案
12.3.2采用單片機(jī) FPGA的技術(shù)方案
12.4DDS信號發(fā)生器主要技術(shù)參數(shù)的分析與確定
12.5單片機(jī)子系統(tǒng)的軟硬件設(shè)計
12.5.1單片機(jī)子系統(tǒng)硬件設(shè)計
12.5.2單片機(jī)子系統(tǒng)軟件設(shè)計
12.6DDS子系統(tǒng)設(shè)計
12.6.1高速D/A轉(zhuǎn)換電路設(shè)計
12.6.2DDS子系統(tǒng)內(nèi)部邏輯設(shè)計
12.7模擬子系統(tǒng)設(shè)計
12.7.1濾波器的設(shè)計
12.7.2信號放大電路的設(shè)計
12.7.3驅(qū)動電路的設(shè)計
12.7.4模擬子系統(tǒng)總體原理圖和實(shí)驗(yàn)板設(shè)計
12.8系統(tǒng)調(diào)試
12.9設(shè)計訓(xùn)練題
第13章數(shù)字化語音存儲與回放系統(tǒng)
13.1設(shè)計題目
13.2總體方案設(shè)計
13.3SOC單片機(jī)最小系統(tǒng)設(shè)計
13.3.1C8051F005單片機(jī)的特點(diǎn)
13.3.2C8051F005的振蕩電路
13.3.3C8051F005的并行數(shù)字I/O口
13.3.4人機(jī)接口設(shè)計
13.3.5外部數(shù)據(jù)存儲器擴(kuò)展
13.3.612位A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器
13.3.7SOC單片機(jī)最小系統(tǒng)實(shí)驗(yàn)板
13.4模擬子系統(tǒng)設(shè)計
13.4.1話筒前置放大電路
13.4.2帶通濾波器設(shè)計
13.4.3自動增益放大（AGC）電路
13.5系統(tǒng)軟件設(shè)計
13.6改進(jìn)型DPCM和靜音壓縮算法
13.7C8051F單片機(jī)的集成開發(fā)環(huán)境簡介
13.8設(shè)計訓(xùn)練題
參考文獻(xiàn)...