數(shù)字系統(tǒng)與邏輯設(shè)計(jì)

第1章 緒論1.1數(shù)字電路基本概念1
1.1.1 數(shù)字信號1
1.1.2 數(shù)字電路1
1.2 數(shù)制和編碼2
1.2.1 常用進(jìn)位計(jì)數(shù)制3
1.2.2 各種計(jì)數(shù)制之間的轉(zhuǎn)換4
1.2.3 常用編碼方案6
1.2.4 二進(jìn)制數(shù)的算術(shù)運(yùn)算9
本章小結(jié)11
習(xí)題11
第2章 邏輯代數(shù)基礎(chǔ)2.1基本邏輯運(yùn)算12
2.1.1 邏輯與運(yùn)算12
2.1.2 邏輯或運(yùn)算13
2.1.3 邏輯非運(yùn)算14
2.2 邏輯代數(shù)的基本定律和規(guī)則15
2.2.1 邏輯代數(shù)的基本定律15
2.2.2 邏輯代數(shù)的3條規(guī)則16
2.2.3 若干常用公式18
2.2.4 幾種導(dǎo)出邏輯19
2.3 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式22
2.3.1 最小項(xiàng)與邏輯函數(shù)的最小項(xiàng)表達(dá)式22
2.3.2 最大項(xiàng)與邏輯函數(shù)的最大項(xiàng)表達(dá)式24
2.3.3 最小項(xiàng)與最大項(xiàng)之間的關(guān)系25
2.4 邏輯函數(shù)的化簡26
2.4.1 代數(shù)化簡法26
2.4.2 卡諾圖化簡法27
2.4.3 QM列表化簡法36
2.4.4 Petrick算法42
本章小結(jié)44
習(xí)題45
第3章 邏輯門電路3.1晶體管的開關(guān)特性48
3.1.1 二極管的開關(guān)特性49
3.1.2 三極管的開關(guān)特性50
3.1.3 MOS管的開關(guān)特性51
3.2 簡易邏輯門電路55
3.2.1 二極管與門電路55
3.2.2 二極管或門電路55
3.2.3 三極管非門電路56
3.2.4 三極管非門的負(fù)載能力58
3.3 TTL邏輯門電路59
3.3.1 TTL邏輯門的工作原理59
3.3.2 TTL邏輯門的外部特性65
3.3.3 TTL電路的各種改進(jìn)類型71
3.4 其他類型的雙極型邏輯門電路74
3.4.1 ECL電路75
3.4.2 I2L電路76
3.5 CMOS邏輯門電路78
3.5.1 基本的CMOS門電路78
3.5.2 其他類型的CMOS門電路80
3.5.3 CMOS電路的防護(hù)84
3.5.4 CMOS電路的特性與參數(shù)85
3.6 數(shù)字電路使用的一般性問題91
3.6.1 數(shù)字電路的接口原則91
3.6.2 TTL電路與CMOS電路的接口方法92
3.6.3 正邏輯與負(fù)邏輯94
本章小結(jié)95
習(xí)題96
第4章 組合邏輯電路的分析與設(shè)計(jì)
4.1 組合邏輯電路的分析102
4.1.1 邏輯代數(shù)法103
4.1.2 符號置換法105
4.2 小規(guī)模組合邏輯電路的設(shè)計(jì)107
4.2.1 由文字描述作出真值表108
4.2.2 邏輯函數(shù)的實(shí)現(xiàn)109
4.2.3 組合邏輯電路設(shè)計(jì)中的一些實(shí)際問題112
4.3 組合邏輯電路的冒險(xiǎn)124
4.3.1 靜態(tài)邏輯冒險(xiǎn)及其消除方法125
4.3.2 動態(tài)邏輯冒險(xiǎn)及其判斷方法129
4.3.3 功能冒險(xiǎn)及其判斷方法132
4.3.4 消除冒險(xiǎn)的常用措施134
本章小結(jié)136
習(xí)題137
第5章 記憶單元電路
5.1 記憶單元電路的基本特性142
5.2 鎖存器143
5.2.1 基本RS鎖存器143
5.2.2 門控鎖存器145
5.3 TTL主從觸發(fā)器149
5.3.1 主從RS觸發(fā)器150
5.3.2 主從D觸發(fā)器151
5.3.3 主從JK觸發(fā)器152
5.4 邊沿觸發(fā)器153
5.4.1 負(fù)邊沿JK觸發(fā)器153
5.4.2 維持阻塞D觸發(fā)器155
5.4.3 邊沿T觸發(fā)器156
5.5 CMOS觸發(fā)器157
5.5.1 CMOS邊沿D觸發(fā)器157
5.5.2 CMOS邊沿JK觸發(fā)器159
5.6 觸發(fā)器類型轉(zhuǎn)換160
本章小結(jié)161
習(xí)題162
第6章 同步時序電路
6.1 同步時序電路的分析166
6.1.1 同步時序電路的特點(diǎn)166
6.1.2 同步時序電路分析方法167
6.1.3 典型同步時序電路的分析171
6.2 常用同步時序電路的設(shè)計(jì)179
6.2.1 設(shè)計(jì)步驟概述179
6.2.2 常用同步時序電路的設(shè)計(jì)方法180
6.3 一般同步時序電路的設(shè)計(jì)189
6.3.1 設(shè)計(jì)步驟概述189
6.3.2 狀態(tài)轉(zhuǎn)移圖（表）的建立190
6.3.3 狀態(tài)簡化193
6.3.4 狀態(tài)編碼200
6.3.5 設(shè)計(jì)舉例204
本章小結(jié)208
習(xí)題209
第7章 異步時序電路
7.1 脈沖異步時序電路213
7.1.1 脈沖異步時序電路的分析214
7.1.2 脈沖異步時序電路的設(shè)計(jì)219
7.2 電位異步時序電路225
7.2.1 電位異步時序電路的分析227
7.2.2 電位異步時序電路的設(shè)計(jì)230
7.2.3 電位異步時序電路設(shè)計(jì)舉例237
7.3 異步時序電路的冒險(xiǎn)及處理241
7.3.1 本質(zhì)冒險(xiǎn)241
7.3.2 本質(zhì)冒險(xiǎn)的判斷及其消除242
本章小結(jié)244
習(xí)題244
第8章 常用的中規(guī)模集成電路及其應(yīng)用
8.1 數(shù)碼比較器249
8.1.1 集成數(shù)碼比較器249
8.1.2 比較器的級聯(lián)251
8.1.3 比較器的應(yīng)用252
8.2 編碼器和譯碼器253
8.2.1 編碼器及其原理253
8.2.2 譯碼器及其原理257
8.3 數(shù)據(jù)選擇器和數(shù)據(jù)分配器263
8.3.1 集成數(shù)據(jù)選擇器263
8.3.2 數(shù)據(jù)選擇器的應(yīng)用265
8.3.3 數(shù)據(jù)分配器及其應(yīng)用269
8.4 奇偶校驗(yàn)與可靠性編碼270
8.4.1 奇偶校驗(yàn)碼270
8.4.2 漢明碼271
8.5運(yùn)算電路273
8.5.1加法器273
8.5.2減法器275
8.6 中規(guī)模集成計(jì)數(shù)器276
8.6.1 異步中規(guī)模計(jì)數(shù)器276
8.6.2 同步中規(guī)模計(jì)數(shù)器278
8.6.3 中規(guī)模計(jì)數(shù)器的應(yīng)用282
8.6.4 中規(guī)模計(jì)數(shù)器的級聯(lián)285
8.7 中規(guī)模移位寄存器及其應(yīng)用288
8.7.1 集成中規(guī)模移位寄存器288
8.7.2 中規(guī)模移位寄存器的應(yīng)用290
本章小結(jié)294
習(xí)題295
第9章 半導(dǎo)體存儲器和可編程邏輯器件
9.1 只讀存儲器（ROM）301
9.1.1 ROM的結(jié)構(gòu)及其工作原理301

9.1.2 ROM的設(shè)計(jì)和應(yīng)用304
9.1.3 PROM和EPROM307
9.1.4 E2PROM和Flash Memory310
9.2 隨機(jī)存取存儲器（RAM）312
9.2.1 RAM的結(jié)構(gòu)和工作原理313
9.2.2 多端口RAM簡介318
9.2.3 FRAM簡介320
9.3 存儲器容量的擴(kuò)展321
9.3.1 位擴(kuò)展 321
9.3.2 字?jǐn)U展322
9.3.3 字位同時擴(kuò)展325
9.4 順序存取存儲器（SAM）326
9.4.1 SAM的結(jié)構(gòu)和工作原理326

9.4.2 SAM的動態(tài)存儲單元329
9.5 內(nèi)容尋址存儲器（CAM）332
9.5.1 CAM的結(jié)構(gòu)和工作原理333
9.5.2 CAM的搜索方法334
9.6 典型可編程器件介紹335
9.6.1 通用陣列邏輯（GAL）器件335
9.6.2 復(fù)雜可編程邏輯器件（CPLD）339
9.6.3 現(xiàn)場可編程門陣列（FPGA）342
本章小結(jié)351
習(xí)題352
第10章 脈沖波形的產(chǎn)生與整形
10.1 施密特觸發(fā)器354
10.1.1 用門電路構(gòu)成的施密特觸發(fā)器354
10.1.2 集成施密特觸發(fā)器357
10.1.3 施密特觸發(fā)器的應(yīng)用359
10.2 單穩(wěn)態(tài)觸發(fā)器360
10.2.1 用門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器361
10.2.2 集成單穩(wěn)態(tài)觸發(fā)器364
10.2.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用367
10.3 多諧振蕩器原理及其應(yīng)用368
10.3.1 對稱式多諧振蕩器368
10.3.2 非對稱式多諧振蕩器371
10.3.3 環(huán)形多諧振蕩器373
10.3.4 施密特多諧振蕩器375
10.3.5 石英晶體多諧振蕩器376
10.4 集成定時器555378
10.4.1 555定時器的電路結(jié)構(gòu)和原理378
10.4.2 555定時器電路的應(yīng)用379
本章小結(jié)384
習(xí)題385
第11章 數(shù)模與模數(shù)轉(zhuǎn)換電路
11.1 數(shù)模轉(zhuǎn)換電路（DAC）389
11.1.1 二進(jìn)制權(quán)電阻DAC389
11.1.2 T形電阻網(wǎng)絡(luò)DAC390
11.1.3 倒T形電阻網(wǎng)絡(luò)DAC391
11.1.4 電子開關(guān)392
11.1.5 電流型DAC393
11.1.6 DAC的主要技術(shù)指標(biāo)393
11.1.7 集成DAC舉例394
11.2 模數(shù)轉(zhuǎn)換電路（ADC）396
11.2.1 模數(shù)轉(zhuǎn)換的一般過程396
11.2.2 并行比較ADC399
11.2.3 逐次逼近型ADC401
11.2.4 雙積分型ADC402
11.2.5 電壓頻率變換器（VFC）404
11.2.6 DeltaSigma 型ADC406
11.2.7 ADC的主要技術(shù)指標(biāo)407
11.2.8 集成ADC舉例407
本章小結(jié)410
習(xí)題410
第12章 數(shù)字系統(tǒng)設(shè)計(jì)方法
12.1 算法流程圖與ASM圖415
12.1.1 算法流程圖415
12.1.2 算法設(shè)計(jì)417
12.1.3 電路劃分與邏輯框圖設(shè)計(jì)419
12.1.4 數(shù)據(jù)處理單元的設(shè)計(jì)422
12.1.5 ASM圖符號及其應(yīng)用424
12.1.6 控制單元的設(shè)計(jì)427
12.2 EDA技術(shù)簡介429
12.2.1 傳統(tǒng)的硬件電路設(shè)計(jì)方法429
12.2.2 現(xiàn)代的硬件電路設(shè)計(jì)方法430
12.2.3 Verilog HDL語法簡介432
12.2.4 綜合工具功能簡介442
12.2.5 布局布線工具功能簡介445
12.2.6 仿真工具功能簡介446
本章小結(jié)449
習(xí)題450
附錄1 《電氣圖用圖形符號——二進(jìn)制邏輯單元》（GB4728.12—96）簡介
A1.1 符號的構(gòu)成452
A1.2 邏輯約定453
A1.3 各種限定性符號454
A1.4 關(guān)聯(lián)標(biāo)注法456
附錄2 常用邏輯符號對照表參考文獻(xiàn)460