基于VHDL語言與QUARTUSII軟件的可編程邏輯器件應(yīng)用與開發(fā)

定　價：￥23.00

作　者：	鄭燕，赫建國，黨劍華編著
出版社：	國防工業(yè)出版社
叢編項：
標　簽：	軟件工程/開發(fā)項目管理

購買這本書可以去

ISBN：	9787118049787	出版時間：	2007-03-01	包裝：	膠版紙
開本：	0開	頁數(shù)：	196	字數(shù)：

內(nèi)容簡介

　　本書內(nèi)容分為兩部分：第一部分（第1章-第7章）主要介紹基于可編程邏輯器件設(shè)計應(yīng)用系統(tǒng)所需要的基礎(chǔ)知識。其中包括：可編程邏輯器件的工作原理和類型，ALTERA公司生產(chǎn)的復(fù)雜可編程邏輯器件和現(xiàn)場可編程門陣列器件；電子設(shè)計自動化的概念，使用LTERA公司提供的可編程邏輯器件的集成開發(fā)軟件QuartusⅡ進行電路設(shè)計和調(diào)試的整個過程；利用硬件描述語言VHDI。編寫設(shè)計代碼的基本結(jié)構(gòu)；VHDL的并行語句；VHDL的順序語句；向可編程邏輯器件下載設(shè)計文件的模式、相關(guān)電路和操作步驟；有限狀態(tài)機技術(shù)等。第二部分（第8章～第10章）主要介紹一些比較深入的知識以及如何利用前面～學(xué)習(xí)的基本知識實現(xiàn)應(yīng)用系統(tǒng)的設(shè)計。其中包括：Quartus Ⅱ可編程邏輯器件的集成開發(fā)軟件中的原理圖輸入方式，開發(fā)軟件提供的各種元件在電路設(shè)計中的使用，層次化設(shè)計的概念，利用這個概念可以把多個設(shè)計者完成的子系統(tǒng)組合成一個完整的系統(tǒng)；VHDL代碼中實現(xiàn)層次化設(shè)計的方法，元件、函數(shù)及過程等，這些能使代碼重復(fù)使用的方法，以提高設(shè)計效率并使得代碼結(jié)構(gòu)更加清晰；以及通過一個應(yīng)用系統(tǒng)（信號產(chǎn)生器）的設(shè)計過程，介紹如何把前面的基礎(chǔ)知識應(yīng)用于具體的工作之中。本書可作為希望提高工程設(shè)計能力的學(xué)生以及準備參加全國大學(xué)生電子設(shè)計競賽的學(xué)生的訓(xùn)練指導(dǎo)書，也可作為高校相關(guān)專業(yè)的教材和工程技術(shù)人員的參考書。

作者簡介

暫缺《基于VHDL語言與QUARTUSII軟件的可編程邏輯器件應(yīng)用與開發(fā)》作者簡介

圖書目錄

第1章　可編程邏輯器件
　1.1　數(shù)字集成電路的分類
　1.2　標準邏輯器件
　1.3　可編程邏輯器件
　1.4　ALTERA公司的可編程邏輯器件
　小結(jié)
　習(xí)題
第2章　QuartusⅡ開發(fā)軟件
　2.1　QuartusⅡ簡介
　2.2　QuartusⅡ集成開發(fā)軟件的安裝
　2.3　創(chuàng)建工程（Project）
　2.4　設(shè)計的輸入
　2.5　設(shè)計的編譯
　2.6　設(shè)計的功能仿真
　小結(jié)
　習(xí)題
第3章　VHDL程序的結(jié)構(gòu)
　3.1　VHDL的產(chǎn)生及發(fā)展
　3.2　VHDL程序的最簡單結(jié)構(gòu)
　3.3　實體
　3.4　結(jié)構(gòu)體
　3.5　VHDL程序的結(jié)構(gòu)
　小結(jié)
　習(xí)題
第4章　并行語句
　4.1　數(shù)據(jù)類型
　4.2　VHDL的運算符
　4.3　基于邏輯門的組合邏輯電路設(shè)計
　4.4　并行語句
　4.5　三態(tài)緩沖器
　4.6　編碼器
　4.7　譯碼器
　4.8　數(shù)據(jù)選擇器與數(shù)據(jù)分配器
　小結(jié)
　習(xí)題
第5章　順序語句
第6章　可編程邏輯器件的編程/配置
第7章　狀態(tài)機
第8章　深入使用QuartusⅡ開發(fā)軟件
第9章　VHDL的深入使用
第10章　信號產(chǎn)生器的設(shè)計
參考文獻