計算機組成與結構（第4版）

第l章　計算機系統(tǒng)概論
　1.1　計算機的語言
　1.2　計算機的硬件
　1.3　計算機系統(tǒng)的層次結構
　1.4　電子計算機的發(fā)展簡史　
　1.5　計算機的應用
　1.6　計算機網絡
　 1.6.1　計算機網絡基礎知識
　1.6.2　局域網
　 1.6.3　廣域網和網絡協(xié)議(ISO/OSI基本參考模型、TCP/IP協(xié)議)
　 1.6.4　網絡互連設備
習題
第2章　計算機的邏輯部件
　2.1　計算機中常用的組合邏輯電路
　 2.1.1　三態(tài)電路
　 2.1.2　異或門及其應用
　 2.1.3　加法器
　 2.1.4　算術邏輯單元
　 2.1.5　譯碼器　
　　2.1.6　數(shù)據選擇器
　2.2　時序邏輯電路
　 2.2.1　觸發(fā)器
　 2.2.2　寄存器和移位寄存器
　 2.2.3　計數(shù)器
　2.3　陣列邏輯電路
　 2.3.1　只讀存儲器(ROM)
　 2.3.2　可編程序邏輯陣列(PLA)
　 2.3.3　可編程序陣列邏輯(PAL)
　 2.3.4　通用陣列邏輯(GAL)
　 2.3.5 門陣列(GA)、宏單元陣列(MCA)、標準單元陣列(SCA)
　 2.3.6　可編程序門陣列(PGA)
　習題
第3章 運算方法和運算部件
3.1 數(shù)據的表示方法和轉換
3.1.1　數(shù)值型數(shù)據的表示和轉換
3.1.2　十進制數(shù)的編碼與運算
3.2　帶符號的二進制數(shù)據在計算機中的表示方法及加減法運算
3.2.1　原碼、補碼、反碼及其加減法運算
3.2.2　加減法運算的溢出處理
3.2.3　定點數(shù)和浮點數(shù)
3.3　二進制乘法運算
3.3.1　定點數(shù)一位乘法
3.3.2　定點數(shù)二位乘法
3.3.3　陣列乘法器
3.4　二進制除法運算
3.4.1　定點除法運算
3.4.2　提高除法運算速度的方法舉例
3.5　浮點數(shù)的運算方法
3.5.1　浮點數(shù)的加減法運算
3.5.2　浮點數(shù)的乘除法運算
3.6　運算部件
3.7　數(shù)據校驗碼
3.7.1　奇偶校驗碼
3.7.2　海明校驗碼
3.7.3 循環(huán)冗余校驗(cRC)碼
習題
第4章　主存儲器
4.1　主存儲器處于全機中心地位
4.2　主存儲器分類
　4.3　主存儲器的主要技術指標
　4.4　主存儲器的基本操作
4.5　讀/寫存儲器
4.6　非易失性半導體存儲器
4.7　DRAM的研制與發(fā)展
4.8　半導體存儲器的組成與控制
4.9　多體交叉存儲器
4.9.1　編址方式
4.9.2　重疊與交叉存取控制
習題
第5章　指令系統(tǒng)
第6章　中央處理器
第7章　存儲系統(tǒng)
第8章　輔助存儲器
第9章　輸入輸出(I/O）設備
第10章　輸入輸出（I/O）系統(tǒng)
第11章　計算機系統(tǒng)
第12章　計算機硬件設計和實現(xiàn)導論
習題答案
參考文獻