基于EDA技術(shù)的計(jì)算機(jī)組成原理實(shí)驗(yàn)

定　價(jià)：￥36.00

作　者：	方愷晴
出版社：	湖南大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	計(jì)算

購(gòu)買這本書可以去

ISBN：	9787811131352	出版時(shí)間：	2006-12-01	包裝：	平裝
開本：	16	頁(yè)數(shù)：	285	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《基于EDA技術(shù)的計(jì)算機(jī)組成原理實(shí)驗(yàn)》是計(jì)算機(jī)組成原理實(shí)驗(yàn)教材，指導(dǎo)學(xué)生完成計(jì)算機(jī)組成原理的一系列實(shí)驗(yàn)，包括CPU的設(shè)計(jì)與實(shí)現(xiàn)，共分三編。上編：實(shí)驗(yàn)軟、硬件環(huán)境介紹（MAX+PLUSⅡ，QUARTUSⅡ，基于EDA技術(shù)的數(shù)字系統(tǒng)設(shè)計(jì)開發(fā)平臺(tái)DDA-I，DDA-Ⅲ以及測(cè)試工具邏輯分析儀）；中編：主要介紹以一個(gè)模型機(jī)為基礎(chǔ)，采用最新的EDA技術(shù)，利用湖南大學(xué)計(jì)算機(jī)與通信學(xué)院老師研制的數(shù)字系統(tǒng)設(shè)計(jì)平臺(tái)開發(fā)的17個(gè)計(jì)算機(jī)組成原理實(shí)驗(yàn)。其中模型機(jī)CPU的設(shè)計(jì)與實(shí)現(xiàn)采用了微程序控制（直接給出控制信號(hào)、垂直微代碼）、硬聯(lián)線、硬件描述語(yǔ)言等四種方法。下編：計(jì)算機(jī)組成原理課程設(shè)計(jì)。此套實(shí)驗(yàn)的安排由淺入深，相對(duì)完整，且移植性強(qiáng)，稍做改動(dòng)就能用于其他的EDA開發(fā)環(huán)境和實(shí)驗(yàn)平臺(tái)。該教材適合于大學(xué)本科的計(jì)算機(jī)、電子、通信、信息等專業(yè)實(shí)踐環(huán)節(jié)的教學(xué)。

作者簡(jiǎn)介

暫缺《基于EDA技術(shù)的計(jì)算機(jī)組成原理實(shí)驗(yàn)》作者簡(jiǎn)介

圖書目錄

上編：實(shí)驗(yàn)環(huán)境簡(jiǎn)介
1 ALTERA開發(fā)系統(tǒng)MAX+PLUSⅡ基本操作
2 QUARTUSⅡ開發(fā)軟件快速入門
3 實(shí)驗(yàn)平臺(tái)DDA-I介紹
4 DDA-Ⅲ實(shí)驗(yàn)平臺(tái)簡(jiǎn)介
5 測(cè)試工具邏輯分析儀概述
中編：實(shí) 驗(yàn)
實(shí)驗(yàn)1 總線數(shù)據(jù)傳輸實(shí)驗(yàn)
附1 總線概述
實(shí)驗(yàn)2 十進(jìn)制加法單元實(shí)驗(yàn)
實(shí)驗(yàn)3 八位運(yùn)算器組成實(shí)驗(yàn)(一)
實(shí)驗(yàn)4 八位運(yùn)算器的復(fù)合運(yùn)算實(shí)驗(yàn)(二)
實(shí)驗(yàn)5 快速進(jìn)位鏈實(shí)驗(yàn)
實(shí)驗(yàn)6 可變換多種結(jié)構(gòu)的運(yùn)算器實(shí)驗(yàn)
附2 運(yùn)算器概述
實(shí)驗(yàn)7 存儲(chǔ)器實(shí)驗(yàn)
實(shí)驗(yàn)8 存儲(chǔ)器部件實(shí)驗(yàn)
實(shí)驗(yàn)9 雙端口存儲(chǔ)器實(shí)驗(yàn)
附3 存儲(chǔ)器概述
實(shí)驗(yàn)10 數(shù)據(jù)通路實(shí)驗(yàn)
附4 數(shù)據(jù)通路概述
實(shí)驗(yàn)11 時(shí)序電路的組成與控制原理實(shí)驗(yàn)
附5 時(shí)序電路概述
實(shí)驗(yàn)12 微程序控制器實(shí)驗(yàn)
實(shí)驗(yàn)13 模型機(jī)組成與程序運(yùn)行實(shí)驗(yàn)
實(shí)驗(yàn)14 硬布線控制器實(shí)驗(yàn)
實(shí)驗(yàn)15 簡(jiǎn)單CPU的邏輯設(shè)計(jì)——硬布線方法實(shí)現(xiàn)
實(shí)驗(yàn)16 簡(jiǎn)單CPU的邏輯設(shè)計(jì)——硬件描述語(yǔ)言法實(shí)現(xiàn)
實(shí)驗(yàn)17 簡(jiǎn)單CPU的邏輯設(shè)計(jì)——微序列的垂直代碼法實(shí)現(xiàn)
附6 控制器概述及CPU的實(shí)現(xiàn)
下編：課程設(shè)計(jì)
課程設(shè)計(jì)I 一臺(tái)模型機(jī)的設(shè)計(jì)
課程設(shè)計(jì)Ⅱ 流水型微程序控制器的CPU設(shè)計(jì)與調(diào)試
參考文獻(xiàn)