Verilog數學系統設計：RTL綜合、測試平臺與驗證（第二版）

定　價：￥35.00

作　者：	（美）納瓦畢著
出版社：	電子工業(yè)出版社
叢編項：
標　簽：	算法語言

購買這本書可以去

ISBN：	9787121052415	出版時間：	2007-11-01	包裝：	平裝
開本：	16	頁數：	316	字數：

內容簡介

　　本書主要講述基于IEEE Std 1364-2001版本的Verilog硬件描述語言，著重講述了使用Verilog進行數字系統的設計、驗證及綜合。根據數字集成電路設計的工程需求，本書重點關注了testbench的設計編寫、驗證和測試技術，深入講述了基于Verilog HDL的開關級、門級、RTL級、行為級和系統級建模技術，從而使讀者能盡快掌握硬件電路和系統的高效Verilog編程技術。書中把RTL描述、電路綜合和testbench驗證測試技術緊密結合，給出了多個從設計描述到驗證的RTL數字電路模塊和系統的設計實例。改編者在對標題、重點句子和段落進行注解時，在翻譯的基礎上針對較難理解的內容做了詳細說明。本書的設計與講解由淺入深，既適合高年級本科生作為雙語教學教材，也適合作為研究生第一年的雙語課程教材。作為本科生和研究生數字系統設計和計算機組織結構的補充，本書也很價值。

作者簡介

暫缺《Verilog數學系統設計：RTL綜合、測試平臺與驗證（第二版）》作者簡介

圖書目錄

Chapter 1　Digital System Design Automation with Verilog
　1.1　Digital Design Flow
　1.2　Verilog HDL
　1.3　Summary
　Problems
　Suggested Reading
Chapter 2　Register Transfer Level Design with Verilog
　2.1　RT Level Design
　2.2　Elements of Verilog
　2.3　Component Description in Verilog
　2.4　Testbenches
　2.5　Summary
　Problems
　Suggested Reading
Chapter 3　Verilog Language Concepts
　3.1　Characterizing Hardware Languages
　3.2　Module Basics
　3.3　Verilog Simulation Model
　3.4　Compiler Directives
　3.5　System Tasks and Functions
　3.6　Summary
　Problems
　Suggested Reading
Chapter 4　Combinational Circuit Description
　4.1　Module Wires
　4.2　Gate Level Logic
　4.3　Hierarchical Structures
　4.4　Describing Expressions with Assign Statements
　4.5　Behavioral Combinational Descriptions
　4.6　Combinational Synthesis
　4.7　Summary
　Problems
　Suggested Reading
Chapter 5　Sequetial Circuit Description
　5.1　Sequential Models
　5.2　Basic Memory Components
　5.3　Functional Registers
　5.4　State Machine Coding
　5.5　Sequential Synthesis
　5.6　Summary
　Problems
　Suggested Reading
Chapter 6　Component Test Verification
　6.1　Testbench
　6.2　Testbench Techniques
　6.3　Design Verification
　6.4　Assertion Verification
　6.5　Text Based Testbenches
　6.6　Summary
　Problems
　Suggested Reading
Chapter 7　Detailed Modeling
　7.1　Switch Level Modeling
　7.2　Strength Modeling
　7.3　Summary
　Problems
　Suggested Reading
Chapter 8　RT Level Design and Test
　8.1　Sequential Multiplier
　8.2　von Neumann Computer Model
　8.3　CPU Design and Test
　8.4　Summary
　Problems
　Suggested Reading
Appendix A　List of Keywords
Appendix B　Frequently Used Syetem Taske and Functions
Appendix C　Compiler Directives
Appendix D　Verilog Formal Syntax Definition
Appendix E　Verilog Assertion Monitors