可編程邏輯器件應(yīng)用實(shí)踐

定　價(jià)：￥25.00

作　者：	楊春玲等主編
出版社：	哈爾濱工業(yè)大學(xué)出版社
叢編項(xiàng)：	電氣工程與電氣信息科學(xué)技術(shù)工程系列叢書
標(biāo)　簽：	維修

購(gòu)買這本書可以去

當(dāng)當(dāng)網(wǎng) (￥19.60)

ISBN：	9787560327037	出版時(shí)間：	2008-07-01	包裝：	平裝
開本：	16開	頁數(shù)：	191	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書以提高電子設(shè)計(jì)工程實(shí)踐能力為目的，對(duì)目前各種PLD（可編程邏輯器件）及編程方法做了系統(tǒng)的介紹。該書從數(shù)字電路中大量的邏輯電路實(shí)例人手，講解VHDL和Verilog語言的語法和語句，通俗易懂，可作為可編程邏輯器件快速入門圖書。全書共分6章，詳細(xì)介紹了EDA設(shè)計(jì)方法、各種PLD器件的結(jié)構(gòu)原理、VHDL和Verilog語言的設(shè)計(jì)優(yōu)化、可編程邏輯器件的各種開發(fā)環(huán)境及基于PLD器件的典型設(shè)計(jì)項(xiàng)目等。　本書既可作為高等學(xué)校機(jī)電一體化、電子工程、通信、工業(yè)自動(dòng)化、計(jì)算機(jī)應(yīng)用技術(shù)、電子對(duì)抗、儀器儀表、數(shù)字信號(hào)或圖像處理等學(xué)科的EDA技術(shù)教材及實(shí)驗(yàn)指導(dǎo)書，亦可作為相關(guān)專業(yè)技術(shù)人員的參考書。

作者簡(jiǎn)介

暫缺《可編程邏輯器件應(yīng)用實(shí)踐》作者簡(jiǎn)介

圖書目錄

第1章 EDA技術(shù)概述
　1.1 EDA技術(shù)的發(fā)展概況
　1.2 可編程邏輯器件的發(fā)展概況
　1.2.1 PLD的發(fā)展
　 1.2.2 PLD的主要特點(diǎn)
1.3 PLD和其他技術(shù)的比較
1.3.1 PLD和ASIC的比較
1.3.2 PLD和微處理器、DSP的比較
1.4 硬件描述語言概述
　1.4.1 VHDL、Verilog和ABEL三種語言的對(duì)比
　 1.4.2 VHDL語言
1.5 EDA與傳統(tǒng)電子設(shè)計(jì)方法
1.5.1 EDA設(shè)計(jì)方法概述
1.5.2 EDA設(shè)計(jì)方法的優(yōu)勢(shì)
1.6 IP核
　1.6.1 IP的基本概念
　 1.6.2 IP的主要來源
　1.6.3 IP現(xiàn)狀
第2章 PLD結(jié)構(gòu)與應(yīng)用
2.1 PLD的分類和特點(diǎn)
　 2.1.1 PLD的基本結(jié)構(gòu)
　2.1.2 PLD的分類
2.2 CPLD簡(jiǎn)介
2.2.1 CPLD產(chǎn)品概述
2.2.2 Altera公司MAX7000系列CPLD的結(jié)構(gòu)
2.3 CPLD的編程與配置
2.3.1 大規(guī)模可編程邏輯器件的編程工藝
2.3.2 CPLD的編程和FPGA的配置方式
　2.4 FPGA的基本結(jié)構(gòu)
2.4.1 FPGA的基本概念
2.4.2 FPGA和CPLD的選型
2.4.3 FPGA三大廠商比較
2.5 Aitem Cyclone Ⅱ FPGA器件介紹
2.5.1 Cyclone Ⅱ FPGA結(jié)構(gòu)
2.6 FPGA的配置
2.6.1 串行配置器件
2.6.2 FPGA配置方式
2.6.3 FPGA配置舉例
第3章可編程邏輯器件的開發(fā)環(huán)境
3.1 可編程數(shù)字系統(tǒng)設(shè)計(jì)的輸入
3.1.1 常用的可編程數(shù)字系統(tǒng)設(shè)計(jì)輸入方式
3.1.2 可編程邏輯器件的開發(fā)環(huán)境
3.2 Altem開發(fā)環(huán)境MAX+plusll使用入門
3.2.1 原理圖方式輸入
3.2.2硬件描述語言VHDL輸入
3.3 QuanusⅡ軟件的使用
　 3.3.1設(shè)計(jì)輸入流程
　3.3.2正弦信號(hào)數(shù)據(jù)ROM定制
3.4 Xilinx開發(fā)環(huán)境Fundation使用人門
3.5 ISE集成開發(fā)環(huán)境使用入門
3.5.1 ISE集成開發(fā)環(huán)境介紹
3.5.2 ISE集成開發(fā)環(huán)境設(shè)計(jì)流程
第4章 VHDL語言
4.1 VHDL結(jié)構(gòu)
4.1.1 組合電路：二選一選擇器
4.1.2 D觸發(fā)器的設(shè)計(jì)
4.2 譯碼器與編碼器
4.2.1 譯碼器的設(shè)計(jì)
4.2.2 編碼器
4.3 比較器
……
第5章 VeriLog語言
第6章數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例
參考文獻(xiàn)