VHDL與Verilog HDL比較學習及建模指導

定　價：￥33.00

作　者：	鄭亞民、董曉舟
出版社：	國防工業(yè)出版社
叢編項：	可編程邏輯器件快速進階叢書
標　簽：	算法語言

購買這本書可以去

ISBN：	9787118057799	出版時間：	2008-01-01	包裝：	平裝
開本：		頁數(shù)：	240	字數(shù)：

內容簡介

　　本書圍繞VHDL和Verilog HDL兩種硬件描述語言，系統(tǒng)介紹了相關的語法、技巧和計算機輔助設計軟件，給出大量實例的綜合、仿真結果和設計工程。本書的主要內容包括：VHDL的基礎知識和語法、Verilog HDL的基礎知識和語法、在RTL層次上利用這兩種硬件描述語言進行實際建模的方法與技巧、實際設計中常見模塊的實例設計，Synplify、ModelSim和Quartus2等常用軟件工具的使用方法。本書內容新穎全面、敘述簡明清晰、結構層次分明，利用大量的實例和圖表說明問題，使讀者易于接受。既可作為高年級本科生和研究生EDA設計方法相關課程的教材，也可以作為工程技術人員的參考資料。　本書附光盤一張，包含了書中所有設計實例的源程序和設計工程，可做二次開發(fā)。

作者簡介

暫缺《VHDL與Verilog HDL比較學習及建模指導》作者簡介

圖書目錄

第1章　概論
1. 1　半導體工業(yè)
1. 2　電子設計自動化
1. 2. I EDA抽象（設計）層次
1. 2. 2　EDA設計流程
1. 2. 3　自頂向下還是自底向上
1. 2. 4 EDA技術的發(fā)展
1. 3 HDL 基礎
1. 3. l 　HDL的產(chǎn)生與發(fā)展
1. 3. 2　基于HDL的設計流程
1. 3. 3　VHl3L和VerilogHDL
1. 3. 4　初學者的困惑
1. 4 專用集成電路（ASIC）
1. 4. 1　什么是ASIC
1. 4. 2　ASI的類型
第2章軟件工具
2. 1.綜合軟件Synplify
2. 1. 1　Synpllfy介紹
2. 1. 2　Synplifv對FPGA的設計流程
2. 1. 3　svnplify用戶界面
2. 1. 4　使用Synplify進行綜合
2. 2 仿真軟件MndelSim
2. 2. 1 Madd蜀m介紹
2. 2. 2 MooteISim用戶界面
2. 2. 3 使用ModelSim進行仿真
2. 3 集成開發(fā)工具QuurtusⅡ
2. 3. 1　QuartusⅡ介紹
2. 3. 2　QuartusⅡ軟件設計流程
2. 3. 3　QuartusⅡ用戶界面
2. 3. 4　0uafmsⅡ使用方法
第3.章 VHDL語言基礎
3. 1 VHDL程序基本結構
　　3. 1. 1　實體
3. 1. 2　結構體
3. 2. VHDL的庫和包
3. 2. 1　VHDl庫的種類和使用
3. 2. 2　程序包
3. 3. VHDL的基本詞法
3. 3. 1　標識符
3. 3. 2　數(shù)據(jù)對象
3. 3. 3　數(shù)據(jù)類型
3. 4. 4　運算符
第4章　VtlDL模型描述方法
4. 1行為模型
4. 1. 1　進程語句
4. 1. 2　變量賦值語句
4. 1. 3　信號賦值語句
4. 1. 4　WAlT語句
4. 1. 5　IF語句
4. 1. 6　CASE語句
4. 1. 7　NULL語句
4. 1. 8　LOOP語句
4. 1. 9　EXll語句
4. 1. 10 NEXT語句
4. 2.數(shù)據(jù)流模型
4. 2. 1　并行信號賦值語句
4. 2. 2　備件信號賦值語句
4. 2. 3　選擇信號賦值語句
4. 2. 4　塊語句
4. 2. 5　并發(fā)行和順序性討論
4. 3.結構化模型
4. 3. 1　元件聲明
4. 3. 2　元件例化
4. 3. 3　重復元件的描述
第5章　VerilogHDl基礎
5. 1 語法規(guī)則
5. 1. 1　空白和注釋
5. 1. 2　數(shù)字表示
5. 1. 2　標識符和關鍵字
5. 2.數(shù)據(jù)類型
5. 2. 1 數(shù)值邏輯（Value Logic）
……
第6章　Verilog HDL楧型描述方法
第7章　RTL建模指導
第8章　實用設計范例
參考文獻
附錄　光盤說明