計(jì)算機(jī)系統(tǒng)綜合課程設(shè)計(jì)

第1章 概述1
1.1 計(jì)算機(jī)系統(tǒng)概述1
1.1.1 計(jì)算機(jī)系統(tǒng)的組成1
1.1.2 計(jì)算機(jī)存儲(chǔ)結(jié)構(gòu)類型5
1.1.3 計(jì)算機(jī)指令集類型6
1.1.4 單周期、多周期和流水線處理器6
1.2 嵌入式系統(tǒng)與軟硬件協(xié)作設(shè)計(jì)8
1.2.1 嵌入式系統(tǒng)概述8
1.2.2 SoC技術(shù)及其發(fā)展9
1.2.3 軟硬件協(xié)同設(shè)計(jì)10
1.3 目標(biāo)系統(tǒng)MiniSys概述11
思考題12

第2章 MiniSys CPU設(shè)計(jì)14
2.1 MiniSys CPU結(jié)構(gòu)14
2.1.1 MiniSys CPU體系結(jié)構(gòu)14
2.1.2 MiniSys CPU的寄存器組16
2.1.3 MiniSys的指令系統(tǒng)18
2.1.4 MiniSys指令執(zhí)行過程分析32
2.2 MiniSys CPU設(shè)計(jì)40
2.2.1 取指單元的設(shè)計(jì)41
2.2.2 控制單元的設(shè)計(jì)44
2.2.3 譯碼單元及寄存器組的設(shè)計(jì)45
2.2.4 執(zhí)行單元的設(shè)計(jì)50
2.2.5 存儲(chǔ)單元的設(shè)計(jì)56
2.2.6 頂層文件的設(shè)計(jì)58
思考題61

第3章 MiniSys接口部件設(shè)計(jì)62
3.1 I/O接口模塊設(shè)計(jì)62
3.1.1 I/O端口地址與I/O地址空間設(shè)計(jì)62
3.1.2 MiniSysBus與總線控制模塊設(shè)計(jì)64
3.2 中斷模塊設(shè)計(jì)68
3.2.1 MiniSys的中斷系統(tǒng)68
3.2.2 中斷控制邏輯的設(shè)計(jì)70
3.3 常規(guī)接口部件的設(shè)計(jì)71
3.3.1 4位7段LED數(shù)碼管控制器71
3.3.2 4×4鍵盤控制器74
3.3.3 定時(shí)/計(jì)數(shù)器77
3.3.4 PWM控制器84
3.3.5 UART串行通信控制器86
3.3.6 看門狗控制器92
思考題 95

第4章 BIOS設(shè)計(jì)96
4.1 堆棧的實(shí)現(xiàn)96
4.2 BIOS的基本功能97
4.2.1 BIOS及其基本功能97
4.2.2 BIOS程序的設(shè)計(jì)97
4.3 BIOS基本功能設(shè)計(jì)99
4.3.1 初始化模塊99
4.3.2 7段LED數(shù)碼管顯示模塊100
4.3.3 鍵盤功能模塊102
思考題106

第5章 匯編器的設(shè)計(jì)107
5.1 MiniSys匯編語(yǔ)言程序設(shè)計(jì)107
5.1.1 匯編偽指令107
5.1.2 匯編程序結(jié)構(gòu)109
5.1.3 中斷處理程序設(shè)計(jì)110
5.1.4 MiniSys程序編程還需注意的問題111
5.2 MiniSys匯編語(yǔ)言匯編器112
5.2.1 MiniSys匯編基礎(chǔ)113
5.2.2 一個(gè)簡(jiǎn)易匯編器程序114
思考題143

第6章 綜合測(cè)試與驗(yàn)證145
6.1 測(cè)試方法簡(jiǎn)介145
6.2 對(duì)CPU正確性的測(cè)試與驗(yàn)證146
6.3 對(duì)接口部件的測(cè)試與驗(yàn)證153
6.3.1 LED數(shù)碼管控制器的測(cè)試與驗(yàn)證153
6.3.2 4×4鍵盤控制器的測(cè)試與驗(yàn)證154
6.3.3 定時(shí)/計(jì)數(shù)器的測(cè)試與驗(yàn)證154
6.3.4 PWM控制器的測(cè)試與驗(yàn)證156
6.3.5 UART串行通信控制器的測(cè)試與驗(yàn)證157
6.3.6 看門狗控制器的測(cè)試與驗(yàn)證158
6.3.7 與CPU聯(lián)合測(cè)試與驗(yàn)證159
6.4 軟件系統(tǒng)的測(cè)試與驗(yàn)證165
思考題169

第7章 高級(jí)設(shè)計(jì)討論170
7.1 流水線CPU設(shè)計(jì)170
7.1.1 流水線的概念170
7.1.2 流水線設(shè)計(jì)中需解決的關(guān)鍵問題175
7.1.3 流水線的設(shè)計(jì)178
7.2 乘法和除法運(yùn)算單元設(shè)計(jì)180
7.2.1 乘除法指令的擴(kuò)展與寄存器設(shè)置180
7.2.2 乘法運(yùn)算單元的設(shè)計(jì)181
7.2.3 除法運(yùn)算單元的設(shè)計(jì)182
7.3 浮點(diǎn)運(yùn)算單元設(shè)計(jì)185
7.3.1 IEEE 754浮點(diǎn)標(biāo)準(zhǔn)185
7.3.2 數(shù)據(jù)類型與寄存器擴(kuò)展186
7.3.3 浮點(diǎn)指令級(jí)的擴(kuò)展186
7.4 Mini C編譯器的設(shè)計(jì)188
7.4.1 Mini C簡(jiǎn)介188
7.4.2 詞法分析工具190
7.4.3 語(yǔ)法分析工具205
7.4.4 編譯器設(shè)計(jì)216
思考題223

第8章 Verilog HDL語(yǔ)言基礎(chǔ)224
8.1 Verilog HDL設(shè)計(jì)初步224
8.1.1 Verilog HDL設(shè)計(jì)流程簡(jiǎn)介224
8.1.2 Verilog HDL語(yǔ)言與C語(yǔ)言的比較225
8.1.3 基本的Verilog HDL模塊225
8.2 Verilog語(yǔ)言要素229
8.2.1 詞法229
8.2.2 數(shù)據(jù)類型232
8.2.3 寄存器和存儲(chǔ)器234
8.3 Verilog HDL行為語(yǔ)句234
8.3.1 過程語(yǔ)句235
8.3.2 語(yǔ)句塊238
8.3.3 賦值語(yǔ)句239
8.3.4 高級(jí)程序語(yǔ)句241
8.4 有限狀態(tài)機(jī)246
8.4.1 有限狀態(tài)機(jī)的基本概念246
8.4.2 用Verilog HDL語(yǔ)言設(shè)計(jì)有限狀態(tài)機(jī)250
8.5 Verilog HDL的描述風(fēng)格256
8.5.1 門級(jí)描述方式256
8.5.2 數(shù)據(jù)流描述方式260
8.5.3 行為描述方式260
思考題261

附錄A Quartus II工具的使用262
A.1 Quartus II簡(jiǎn)介262
A.2 Quartus II設(shè)計(jì)流程262
A.2.1 使用圖形設(shè)計(jì)芯片263
A.2.2 使用Verilog語(yǔ)言進(jìn)行設(shè)計(jì)275
A.2.3 頂層文件的設(shè)計(jì)277
A.2.4 器件編程(芯片下載)281
附錄B “計(jì)算機(jī)系統(tǒng)綜合設(shè)計(jì)”設(shè)計(jì)報(bào)告283
參考文獻(xiàn)288