Verilog HDL入門（第3版）

定　價：￥39.00

作　者：	（美）巴斯克著，夏宇聞，甘偉譯
出版社：	北京航空航天大學出版社
叢編項：
標　簽：	行業(yè)軟件及應用

購買這本書可以去

ISBN：	9787811242485	出版時間：	2008-09-01	包裝：	平裝
開本：	16開	頁數(shù)：	327	字數(shù)：

內(nèi)容簡介

　　《Verilog HDL入門（第3版）》從語言特點和建模應用兩個方面出發(fā)，對Verilog語言的基本概念進行了全面深入的講解，為每一種語言結(jié)構(gòu)提供了大量的例子，并且舉例說明了如何使用多種語言結(jié)構(gòu)來構(gòu)造硬件模型。本書對VerilogHDL語言支持的多種建模風格進行了詳細的描述。本書還講解了如何用同一種Verilog語言描述激勵和控制，包括響應的監(jiān)視和驗證。許多語法結(jié)構(gòu)都采用便于閱讀的形式呈現(xiàn)給讀者。這樣做的目的是便于理解語言結(jié)構(gòu)。Verilog語言的完整語法結(jié)構(gòu)放在附錄中供讀者參考。

作者簡介

　　J．Bhasker博士是朗訊科技公司貝爾實驗室設(shè)計自動化組的一位杰出成員，是貝爾實驗室VHDL課程的開發(fā)者，是硬件描述語言及其綜合領(lǐng)域公認的權(quán)威，已經(jīng)出版了3本關(guān)于VHDL語言的書。

圖書目錄

第1章簡介
1.1 什么是Verilog HDL？
1.2 歷史
1.3 主要能力
1.4 練習題
第2章入門指南
2.1 模塊
2.2 延遲
2.3 數(shù)據(jù)流風格的描述
2.4 行為風格的描述
2.5 結(jié)構(gòu)風格的描述
2.6 混合設(shè)計風格的描述
2.7 設(shè)計的仿真
2.8 練習題
第3章 Verilog語言要素
　3.1　標識符
　3.2　注釋
　3.3　格式
　3.4　系統(tǒng)任務和系統(tǒng)函數(shù)
　3.5　編譯器指令　
　3.6　值集合
　3.7　數(shù)據(jù)類型
　3.8　參數(shù)
　3.9　練習題
第4章表達式
　4.1　操作數(shù)
　4.2　操作符
　4.3　表達式的類型
　4.4　練習題
第5章門級建模
　5.1　內(nèi)建基元（原語）門
　5.2　多輸入門
　5.3　多輸出門
　5.4　三態(tài)門
　5.5　上拉門和下拉門（電阻）
　5.6　MOS開關(guān)
　5.7　雙向開關(guān)
　5.8　門延遲
　5.9　實例數(shù)組
　5.10　隱含的線網(wǎng)
　5.11　一個簡單的示例
　5.12　2-4編碼器舉例
　5.13　主/從觸發(fā)器舉例
　5.14　奇偶校驗電路
　5.15　練習題
第6章用戶定義的原語（基元UDP）
第7章數(shù)據(jù)流建模
第8章行為級建模
第9章結(jié)構(gòu)建模
第10章其他論題
第11章驗證
第12章建模示例
附錄A 語法參考資料
參考文獻
索引