DSP控制器原理及應(yīng)用

第二版前言
第一版前言
第1章 緒論
1.1 DSP的概念與主要特點(diǎn)
1.1.1 DSP的概念
1.1.2 DSP的主要特點(diǎn)
1.2 DSP芯片的發(fā)展及應(yīng)用
1.2.1 DSP芯片的發(fā)展
1.2.2 DSP的分類
1.2.3 DSP的應(yīng)用
1.3 TMS320系列DSP
1.3.1 TMS320系列DSP命名
1.3.2 TMS320系列概況
1.3.3 TMS320C2000系列
1.4 TMS320C28×系列DSP性能簡介
1.4.1 TMS320C；28X系列DSP的結(jié)構(gòu)及性能
1.4.2 TMS320F281×的引腳分布及引腳功能
1.5 微處理器結(jié)構(gòu)特點(diǎn)及學(xué)習(xí)方法
1.5.1 微處理器結(jié)構(gòu)特點(diǎn)及學(xué)習(xí)目的
1.5.2 微處理器學(xué)習(xí)方法
1.5.3 TMS320（328X的片內(nèi)外設(shè)學(xué)習(xí)指導(dǎo)
參考文獻(xiàn)
第2章 F2812的總體結(jié)構(gòu)、最小系統(tǒng)及程序開發(fā)
2.1 F2812的總體結(jié)構(gòu)
2.2 F2812的最小系統(tǒng)
2.3 F2812的軟件開發(fā)工具
2.4 F2812的匯編語言編程基礎(chǔ)
2.4.1 COFF文件與匯編器指令
2.4.2 鏈接器與鏈接命令文件
2.5 F2812的C語言編程及運(yùn)行時環(huán)境
2.5.1 C語言數(shù)據(jù)類型
2.5.2 C語言關(guān)鍵詞
2.5.3 C語言編程頭文件
2.5.4 預(yù)編譯器指令
2.5.5 C／C++編譯器默認(rèn)的段和段的分配
2.6 F2812的C語言編程工程模板
2.6.1 工程模板的頭文件（*.h）
2.6.2 工程模板的源文件（*.c，*.asm）和庫文件（*.lib）
2.6.3 工程模板的鏈接器命令文件（*.cmd）
2.6.4 使用靜態(tài)庫縮短工程編譯時間
2.6.5 編程舉例
參考文獻(xiàn)
第3章 C28×的CPU、存儲器配置以及上電引導(dǎo)
3.1 TMS320C28×的CPU
3.1.1 CPU的結(jié)構(gòu)
3.1.2 CPU的寄存器
3.2 F2812的存儲器配置
3.2.1 F2812的片內(nèi)存儲器配置
3.2.2 外部存儲器擴(kuò)展和中斷向量表
3.3 F2812的上電引導(dǎo)
3.3.1 BootROM簡介
3.3.2 引導(dǎo)加載程序的工作流程
3.3.3 退出ExitBoot函數(shù)至執(zhí)行main函數(shù)之間系統(tǒng)的動作
參考文獻(xiàn)
第4章 C28×CPU尋址方式
4.1 尋址方式
4.2 尋址方式選擇位（AMODE）
4.2.1 AMDE對指令操作碼的影響
4.2.2 匯編器／編譯器對AMODE位的跟蹤
4.3 直接尋址方式
4.4 堆棧尋址方式
4.5 間接尋址方式
4.5.1 C28x間接尋址方式
4.5.2 C2xLP搬尋址方式
4.5.3 循環(huán)間接尋址方式
4.6 寄存器尋址方式
4.6.1 32位寄存器尋址方式
4.6.2 16位寄存器尋址方式
4.7 數(shù)據(jù)／程序／IO空間立即尋址方式
4.8 程序空間間接尋址方式
4.9 字節(jié)尋址方式與32位操作數(shù)的定位
4.9.1 字節(jié)尋址方式
4.9.2 32位操作數(shù)的定位
4.1 OC240x與C28×指令系統(tǒng)的區(qū)別
參考文獻(xiàn)
第5章 F2812的系統(tǒng)控制單元及中斷機(jī)制
5.1 F2812的時鐘和系統(tǒng)控制單元概述
5.2 F2812的振蕩器OSC和鎖相環(huán)PLL時鐘模塊
5.3 F2812的低功耗方式模塊
5.4 F2812的看門狗模塊
5.5 F2812的中斷機(jī)制
5.5.1 TMS320F2812中斷功能的硬件結(jié)構(gòu)
5.5.2 PIE模塊工作原理及CPU對可屏蔽中斷的響應(yīng)流程
5.5.3 PIE中斷優(yōu)先級
5.5.4 不可屏蔽中斷
5.5.5 外部中斷XINT1、XINT2和XNMI_XINT13 5.5.6 中斷向量表
5.5.7 PIE模塊的配置和控制寄存器
5.5.8 在工程模板中對PIE向量表的定義和使用
5.5.9 中斷的應(yīng)用舉例
參考文獻(xiàn)
第6章 C28x的CPU定時器、GPlO及外部存儲器擴(kuò)展
6.1 C28×的CPU定時器結(jié)構(gòu)和工作原理
6.2 F2812的GPIO
6.2.1 GPIO的結(jié)構(gòu)和多路選擇器寄存器
6.2.2 GPIO的數(shù)據(jù)寄存器
6.3 F2812的外部存儲器擴(kuò)展接口（XINTF）
參考文獻(xiàn)
第7章 模數(shù)轉(zhuǎn)換器（ADC）
7.1 ADC模塊的特點(diǎn)
7.2 ADC模塊排序器工作原理
7.2.1 級聯(lián)模式下排序器的工作原理
7.2.2 雙排序器模式的工作原理
7.2.3 排序器的輸入觸發(fā)和中斷操作
7.3 ADC模塊的時鐘
7.4 ADC模塊的低功耗模式和加電順序
7.5 ADC模塊的寄存器
參考文獻(xiàn)
第8章 事件管理模塊（EV）
8.1 EV功能概述
8.2 通用定時器
8.2.1 通用定時器功能
8.2.2通用定時器計(jì)數(shù)模式
8.2.3通用定時器比較操作
8.3全比較單元
8.3.1與比較單元相關(guān)的PWM電路
8.3.2可編程死區(qū)單元與輸出邏輯
8.3.3全比較單元的PWM輸出
8.3.4空間矢量PWM（SVPWM）的原理與實(shí)現(xiàn)
8.3.5全比較單元寄存器
8.4捕獲單元和正交編碼
8.4.1捕獲單元概述
8.4.2正交編碼脈沖電路
8.5 EV中斷邏輯
8.5.1 EV中斷概述
8.5.2 EV中斷寄存器
參考文獻(xiàn)
第9章 串行通信接口
9.1 F281×SCI模塊介紹
9.1.1 SCI與CPU的通信及功能
9.1.2波特率計(jì)算
9.1.3數(shù)據(jù)格式（幀格式）
9.1.4 SCI的數(shù)據(jù)接收與同步
9.1.5 SCI接收和發(fā)送時序及中斷
9.2 SCI多處理器通信
9.2.1識別地址字節(jié)及接收過程
9.2.2空閑線多處理器模式
9.2.3地址位多處理器模式
9.3 C28×系列SCI增強(qiáng)的功能
9.3.1接收／發(fā)送FIFO的特點(diǎn)
9.3.2 SCI自動波特率檢測
9.4 SCI的寄存器
9.5 SCI應(yīng)用實(shí)例——PC機(jī)與DSP串行通信
9.5.1硬件設(shè)計(jì)
9.5.2軟件設(shè)計(jì)
參考文獻(xiàn)
第10章 串行外圍接口
10.1 F281×SPI模塊介紹
10.1.1 SPI與CPU的通信及功能
10.1.2 SPI的主從模式
10.1.3 SPI數(shù)據(jù)傳送及數(shù)據(jù)格式
第11章 多通道緩沖串行口
第12章 增強(qiáng)型控制器區(qū)域網(wǎng)
第13章 F2812的片內(nèi)Flash與IQmath庫的應(yīng)用
第14章 現(xiàn)代DSP軟件設(shè)計(jì)方法和簡單應(yīng)用
第15章 TMS320F2812代碼調(diào)試工具（CCS）教程