EDA技術(shù)實(shí)用教程

定　價(jià)：￥39.80

作　者：	陳炳權(quán)，曾慶輝主編
出版社：	湘潭大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	AutoCAD及計(jì)算機(jī)輔助設(shè)計(jì)

購(gòu)買這本書可以去

ISBN：	9787811281569	出版時(shí)間：	2010-01-01	包裝：	平裝
開本：	16開	頁(yè)數(shù)：	393	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《EDA技術(shù)實(shí)用教程》由硬件、軟件和應(yīng)用三篇組成。硬件篇結(jié)合世界上主流公司Altera公司、Xmnx公司、Lattice公司的PLD產(chǎn)品，介紹可編程器件的基本概念、基本原理和結(jié)構(gòu)。軟件篇按Altera公司Max+plusⅡ和QuartusⅡ的主要功能，對(duì)操作編程方法及其使用由淺入深地講解。《EDA技術(shù)實(shí)用教程》的重點(diǎn)是應(yīng)用篇，運(yùn)用前面介紹的軟硬件基本知識(shí)來(lái)剖析各類數(shù)字系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方法。EDA技術(shù)的硬件資源篇由第1章和第4章組成。EDA技術(shù)的軟件操作篇由第3章組成，重點(diǎn)介紹了FPGA／CPLD的開發(fā)流程及工具中各功能模塊的功能，使讀者更容易學(xué)習(xí)工具的使用。開發(fā)操作環(huán)境主要介紹Altera公司QuartusⅡ和Max+plusⅡ的主要功能，對(duì)操作編程方法及其應(yīng)用由淺人深地講解。第2章和第5章詳細(xì)介紹了國(guó)際標(biāo)準(zhǔn)化硬件描述語(yǔ)言——VHDL及其應(yīng)用實(shí)例。第6章闡述了實(shí)驗(yàn)開發(fā)系統(tǒng)，第7，8章是實(shí)驗(yàn)與開發(fā)實(shí)例，第9章給出了10個(gè)經(jīng)典的基于VHDL語(yǔ)言的課程設(shè)計(jì)實(shí)例，旨在運(yùn)用所學(xué)的VHDL語(yǔ)言和EDA工具軟件在實(shí)驗(yàn)開發(fā)系統(tǒng)中進(jìn)行實(shí)例開發(fā)、仿真并加以硬件測(cè)試?！禘DA技術(shù)實(shí)用教程》具有如下3個(gè)特點(diǎn)：（1）注重實(shí)踐與實(shí)用。在各章中都安排了適量習(xí)題，實(shí)驗(yàn)章節(jié)都安排了針對(duì)性較強(qiáng)的實(shí)驗(yàn)，除給出了詳細(xì)的實(shí)驗(yàn)?zāi)康?、?shí)驗(yàn)原理、實(shí)驗(yàn)思考題和實(shí)驗(yàn)報(bào)告要求外，還提供了詳細(xì)的并被驗(yàn)證了的設(shè)計(jì)程序和實(shí)驗(yàn)方法，學(xué)生只需將提供的設(shè)計(jì)程序輸入計(jì)算機(jī)，并按要求進(jìn)行編譯仿真，在實(shí)驗(yàn)系統(tǒng)上實(shí)現(xiàn)即可。（2）注重教學(xué)規(guī)律。根據(jù)電子類專業(yè)的特點(diǎn)，放棄流行的計(jì)算機(jī)語(yǔ)言的教學(xué)模式，打破目前VHDL教材通用的編排形式，以電子線路設(shè)計(jì)為基點(diǎn)，從實(shí)例的介紹中引出VHDL語(yǔ)句語(yǔ)法內(nèi)容。

作者簡(jiǎn)介

暫缺《EDA技術(shù)實(shí)用教程》作者簡(jiǎn)介

圖書目錄

第1章緒論
　1.1 EDA技術(shù)的概念及范疇
　1.2 EDA技術(shù)的發(fā)展史
　1.3 EDA設(shè)計(jì)流程
　1.4 EDA技術(shù)的主要內(nèi)容及主要的EDA廠商
　1.5 常用的EDA工具
　1.6 EDA技術(shù)的發(fā)展趨勢(shì)
　1.7 EDA技術(shù)的應(yīng)用
第2章 VHDL硬件描述語(yǔ)言
　2.1 VHDL概述
　2.2 VHDL程序基本結(jié)構(gòu)
　2.3 VHDL語(yǔ)言要素
　2.4 VHDL順序語(yǔ)句
　2.5 VHDL并行語(yǔ)句
第3章 EDA工具軟件的使用及設(shè)計(jì)流程
　3.1 QuartusⅡ的使用及設(shè)計(jì)流程
　3.2 QuartusⅡ設(shè)計(jì)正弦信號(hào)發(fā)生器
　3.3 Max+plusⅡ使用及設(shè)計(jì)流程
第4章 CPLD／FPGA結(jié)構(gòu)及應(yīng)用
　4.1 PLD概述
　4.2 PLD結(jié)構(gòu)及特點(diǎn)
　4.3 FPGA結(jié)構(gòu)、原理及其產(chǎn)品
　4.4 CPLD結(jié)構(gòu)、原理及其產(chǎn)品
　4.5 在系統(tǒng)可編程（ISP）邏輯器件
　4.6 FPGA／CPLD在電子產(chǎn)品開發(fā)中的應(yīng)用選擇
　4.7 FPGA／CPLD器件的標(biāo)識(shí)含義
　4.8 FPGA／CPLD主要生產(chǎn)商
第5章基本電路的VHDL實(shí)現(xiàn)
　5.1 基本邏輯電路的VHDL設(shè)計(jì)
　5.2 存儲(chǔ)器的VHDL設(shè)計(jì)
　5.3 狀態(tài)機(jī)的VHDL設(shè)計(jì)
　5.4 VHDL描述風(fēng)格
第6章 EDA實(shí)驗(yàn)開發(fā)系統(tǒng)
　6.1 GW48型EDA實(shí)驗(yàn)開發(fā)系統(tǒng)原理與使用
　6.2 GW48實(shí)驗(yàn)電路結(jié)構(gòu)圖
　6.3 GW48系統(tǒng)結(jié)構(gòu)圖信號(hào)名與芯片引腳對(duì)照表
　6.4 Gw48型EDA實(shí)驗(yàn)開發(fā)系統(tǒng)使用示例
第7章 EDA技術(shù)實(shí)驗(yàn)
　7.1 1位全加器原理圖輸入設(shè)計(jì)
　7.2 1位全加器VHDL文本輸入設(shè)計(jì)
　7.3 有時(shí)鐘使能的兩位十進(jìn)制計(jì)數(shù)器VHDL文本輸入設(shè)計(jì)
　7.4 含異步清0和同步時(shí)鐘使能的4位加法計(jì)數(shù)器VHDL文本輸入設(shè)計(jì)
　7.5 4位十進(jìn)制頻率計(jì)VHDL文本輸入設(shè)計(jì)
　7.6 硬件電子琴電路VHDL文本輸入設(shè)計(jì)
　7.7 數(shù)字秒表VHDL文本輸入設(shè)計(jì)
　7.8 交通燈信號(hào)控制器VHDL文本輸入設(shè)計(jì)
第8章經(jīng)典實(shí)例開發(fā)舉例
　8.1 系統(tǒng)設(shè)計(jì)方法
　8.2 最小系統(tǒng)整體結(jié)構(gòu)
　8.3 硬件連接及原理
　8.4 系統(tǒng)軟件設(shè)計(jì)
第9章基于VHDL課程設(shè)計(jì)實(shí)例
　9.1 多路彩燈控制器的設(shè)計(jì)
　9.2 數(shù)字式競(jìng)賽搶答器
　9.3 電梯控制器
　9.4 出租車計(jì)費(fèi)器
　9.5 微波爐控制器
　9.6 FIR濾波器
　9.7 I2C總線控制器
　9.8 直接數(shù)字頻率合成器
　9.9 自動(dòng)售貨機(jī)
　9.10 多功能調(diào)制解調(diào)器
參考文獻(xiàn)