SystemVerilog與功能驗(yàn)證

前言
第1章　功能驗(yàn)證技術(shù)與方法學(xué)概要
　1.1　功能驗(yàn)證與驗(yàn)證平臺(tái)
　　1.1.1　專用芯片設(shè)計(jì)流程
　　1.1.2　什么是驗(yàn)證
　　1.1.3　驗(yàn)證平臺(tái)可以做些什么
　　1.1.4　功能驗(yàn)證流程
　1.2　驗(yàn)證技術(shù)和驗(yàn)證方法學(xué)
　　1.2.1　黑盒、白盒與灰盒驗(yàn)證
　　1.2.2　驗(yàn)證技術(shù)
　　1.2.3　驗(yàn)證存在的挑戰(zhàn)
　　1.2.4　證方法學(xué)
　　1.2.5　斷言驗(yàn)證
　　1.2.6　覆蓋率驅(qū)動(dòng)驗(yàn)證
　1.3　硬件驗(yàn)證語(yǔ)言
　　1.3.1　open vera
　　1.3.2　e語(yǔ)言
　　1.3.3　psl
　　1.3.4　systemc
　　1.3.5　systemverilog
第2章　數(shù)據(jù)類型與編程結(jié)構(gòu)
　2.1　數(shù)據(jù)類型
　　2.1.1　兩態(tài)數(shù)據(jù)類型
　　2.1.2　枚舉類型和用戶自定義類型
　　2.1.3　數(shù)組與隊(duì)列
　　2.1.4　字符串
　　2.1.5　結(jié)構(gòu)體和聯(lián)合體
　　2.1.6　常量
　　2.1.7　文本表示
　　2.1.8　操作符和表達(dá)式
　2.2　過(guò)程語(yǔ)句
　　2.2.1　賦值語(yǔ)句
　　2.2.2　控制結(jié)構(gòu)
　2.3　函數(shù)和任務(wù)
　　2.3.1　函數(shù)和任務(wù)的區(qū)別
　　2.3.2　子程序定義
　　2.3.3　子程序參數(shù)
　　2.3.4　子程序返回
　　2.3.5　自動(dòng)存儲(chǔ)
　2.4　編程結(jié)構(gòu)
　　2.4.1　模塊
　　2.4.2　接口
　　2.4.3　過(guò)程塊和語(yǔ)句塊
　　2.4.4　數(shù)據(jù)對(duì)象
　　2.4.5　程序塊
　　2.4.6　簡(jiǎn)單的驗(yàn)證架構(gòu)
　2.　5　數(shù)據(jù)的生命周期和作用域
　2.6　數(shù)據(jù)類型轉(zhuǎn)換
　　2.6.1　靜態(tài)類型轉(zhuǎn)換
　　2.6.2　動(dòng)態(tài)類型轉(zhuǎn)換
　……
第3章　并發(fā)進(jìn)程與進(jìn)程同步
第4章　面向?qū)ο缶幊倘腴T(mén)
第5章　虛接口
第6章　隨機(jī)測(cè)試
第7章　繼承與多態(tài)
第8章　功能覆蓋率
第9章　斷言
第10章　驗(yàn)證重用與驗(yàn)證方法學(xué)
第11章　systemverilog與c語(yǔ)言的接口
附錄a　覆蓋率內(nèi)置參數(shù)和方法列表
附錄b　斷言重復(fù)操作符和序列操作符列表
附錄c　questasim簡(jiǎn)要介紹
附錄d　常用術(shù)語(yǔ)中英文對(duì)照
參考文獻(xiàn)
后記
源代碼索引systemverilog