計(jì)算機(jī)組成原理

第1章  計(jì)算機(jī)系統(tǒng)概論
  1.1  計(jì)算機(jī)發(fā)展史
    1.1.1  現(xiàn)代計(jì)算機(jī)的發(fā)展
    1.1.2  微處理器的發(fā)展
  1.2  計(jì)算機(jī)系統(tǒng)組成
    1.2.1  計(jì)算機(jī)硬件系統(tǒng)
    1.2.2  計(jì)算機(jī)軟件系統(tǒng)
  1.3  計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)
  1.4  計(jì)算機(jī)系統(tǒng)的性能指標(biāo)
  1.5  計(jì)算機(jī)的應(yīng)用
  1.6  本章小結(jié)
  習(xí)題1
第2章  數(shù)據(jù)表示與運(yùn)算方法
  2.1  數(shù)據(jù)表示
    2.1.1  數(shù)制及其相互轉(zhuǎn)換
    2.1.2  有符號(hào)數(shù)
    2.1.3  定點(diǎn)數(shù)
    2.1.4  浮點(diǎn)數(shù)
    2.1.5  字符編碼
    2.1.6  漢字編碼
  2.2  邏輯運(yùn)算
  2.3  定點(diǎn)運(yùn)算
    2.3.1  移位運(yùn)算
    2.3.2  加減法運(yùn)算
    2.3.3  乘法運(yùn)算
    2.3.4  除法運(yùn)算
    2.3.5  定點(diǎn)運(yùn)算器
  2.4  浮點(diǎn)四則運(yùn)算
    2.4.1  浮點(diǎn)加減運(yùn)算
    2.4.2  浮點(diǎn)乘法運(yùn)算
    2.4.3  浮點(diǎn)除法運(yùn)算
    2.4.4  浮點(diǎn)運(yùn)算器
  2.5  本章小結(jié)
  習(xí)題2
第3章  存儲(chǔ)系統(tǒng)
  3.1  存儲(chǔ)系統(tǒng)概述
    3.1.1  基本概念
    3.1.2  評(píng)價(jià)指標(biāo)
    3.1.3  存儲(chǔ)器分類
    3.1.4  存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)
  3.2  主存儲(chǔ)器
    3.2.1  主存儲(chǔ)器的基本結(jié)構(gòu)
    3.2.2  靜態(tài)隨機(jī)存取存儲(chǔ)器
    3.2.3  動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器
    3.2.4  只讀存儲(chǔ)器
    3.2.5  存儲(chǔ)器與CPU的連接
    3.2.6  多體交叉存儲(chǔ)器
  3.3  高速緩沖存儲(chǔ)器
    3.3.1  概述
    3.3.2  Cache性能評(píng)價(jià)
    3.3.3  地址映射
    3.3.4  替換算法與更新策略
  3.4  虛擬存儲(chǔ)器
    3.4.1  基本概念
    3.4.2  頁式虛擬存儲(chǔ)器
    3.4.3  段式虛擬存儲(chǔ)器
    3.4.4  段頁式虛擬存儲(chǔ)器
    3.4.5  替換算法
    3.4.6  快表TLB
  3.5  數(shù)據(jù)校驗(yàn)
    3.5.1  概述
    3.5.2  奇偶校驗(yàn)碼
    3.5.3  海明碼
    3.5.4  循環(huán)冗余校驗(yàn)碼
  3.6  本章小結(jié)
  習(xí)題3
第4章  中央處理器
  4.1  CPU的功能和組成
    4.1.1  CPU的功能
    4.1.2  CPU的組成
    4.1.3  CPU中的主要寄存器
    4.1.4  控制器的實(shí)現(xiàn)方式
  4.2  時(shí)序系統(tǒng)與控制方式
    4.2.1  指令執(zhí)行過程
    4.2.2  指令周期
    4.2.3  多時(shí)序系統(tǒng)
    4.2.4  指令周期的表示
    4.2.5  控制方式
  4.3  微程序控制器
    4.3.1  基本概念
    4.3.2  微程序控制器原理
    4.3.3  微操作命令的分析
    4.3.4  微程序設(shè)計(jì)技術(shù)
    4.3.5  微程序設(shè)計(jì)舉例
  4.4  組合邏輯控制器
    4.4.1  控制器結(jié)構(gòu)
    4.4.2  控制器設(shè)計(jì)方法
  4.5  流水線技術(shù)
    4.5.1  指令流水?
    4.5.2  流水線性能
    4.5.3  流水線中的相關(guān)性
  4.6  本章小結(jié)
  習(xí)題4
第5章  指令系統(tǒng)
  5.1  基本概念
    5.1.1  操作碼
    5.1.2  地址碼
    5.1.3  指令字長
  5.2  指令的尋址方式
  5.3  指令格式的設(shè)計(jì)
    5.3.1  指令設(shè)計(jì)的影響因素
    5.3.2  Pentium指令格式舉例
    5.3.3  指令格式設(shè)計(jì)舉例
  5.4  RISC與CISC技術(shù)
    5.4.1  CISC與Intel指令集
    5.4.2  RISC
    5.4.3  RISC和CISC的比較
  5.5  本章小結(jié)
  習(xí)題5
第6章  總線系統(tǒng)
  6.1  概述
    6.1.1  基本概念
    6.1.2  總線分類
    6.1.3  總線的性能指標(biāo)
  6.2  總線結(jié)構(gòu)
    6.2.1  單總線結(jié)構(gòu)
    6.2.2  多總線結(jié)構(gòu)
  6.3  總線仲裁與通信控制
    6.3.1  總線仲裁
    6.3.2  通信控制
  6.4  PCI（PCI-E）
    6.4.1  PCI及其總線信號(hào)
    6.4.2  數(shù)據(jù)傳輸過程
    6.4.3  PCI-E
  6.5  USB
    6.5.1  USB總線概述
    6.5.2  系統(tǒng)組成
    6.5.3  USB傳輸協(xié)議
  6.6  本章小結(jié)
  習(xí)題6
第7章  輸入輸出系統(tǒng)
  7.1  輸入輸出系統(tǒng)概述
    7.1.1  I/O接口的功能
    7.1.2  I/O接口的組成
    7.1.3  I/O接口的分類
    7.1.4  I/O接口的控制方式
    7.1.5  I/O端口及編址方式
  7.2  程序控?方式
    7.2.1  無條件傳送方式
    7.2.2  程序查詢控制方式
  7.3  中斷傳送方式
    7.3.1  中斷的基本概念
    7.3.2  I/O中斷的處理過程
    7.3.3  中斷控制器8259A
    7.3.4  中斷方式輸入接口電路
    7.3.5  中斷方式輸出接口電路
  7.4  直接存儲(chǔ)器存取方式
    7.4.1  DMA方式的基本原理
    7.4.2  DMA傳送方式
  7.5  I/O通道（I/O處理機(jī)）
  7.6  I/O接口標(biāo)準(zhǔn)
    7.6.1  IDE和SATA接口
    7.6.2  SCSI接口
    7.6.3  FireWire接口
  7.7  本章小結(jié)
  習(xí)題7
第8章  輸入輸出設(shè)備
  8.1  概述
  8.2  輔助存儲(chǔ)設(shè)備
    8.2.1  磁存儲(chǔ)技術(shù)
    8.2.2  硬磁盤存儲(chǔ)器
    8.2.3  軟磁盤存儲(chǔ)器
    8.2.4  磁帶存儲(chǔ)器
    8.2.5  光盤存儲(chǔ)器
  8.3  輸入設(shè)備
    8.3.1  鍵盤
    8.3.2  鼠標(biāo)
    8.3.3  掃描儀
    8.3.4  觸摸屏
    8.3.5  攝像頭
  8.4  輸出設(shè)備
    8.4.1  顯示器
    8.4.2  打印機(jī)
    8.4.3  其他輸出設(shè)備
    習(xí)題8
第9章  處?器新技術(shù)
  9.1  處理器技術(shù)
  9.2  多核處理器
    9.2.1  多核結(jié)構(gòu)
    9.2.2  同構(gòu)多核
    9.2.3  異構(gòu)多核
  9.3  圖形處理器
    9.3.1  G80架構(gòu)
    9.3.2  Fermi架構(gòu)
  9.4  計(jì)算機(jī)的未來發(fā)展趨勢
  9.5  本章小結(jié)
  習(xí)題9
參考文獻(xiàn)