基于Xilinx FPGA的多核嵌入式系統(tǒng)設(shè)計基礎(chǔ)

第1章　緒論
　1.1　FPGA的發(fā)展歷程及特性介紹
　1.2 Microblaze軟核的介紹
　　1.2.1　Microblaze的流水線結(jié)構(gòu)
　　1.2.2 Microblaze中斷機(jī)制
　　1.2.3　Microblaze的緩存機(jī)制和MMU
　1.3　PowerPC405硬核介紹
　1.4　Xilinx FPGA產(chǎn)品介紹
　　1.4.1　Spartan系列產(chǎn)品
　　1.4.2　Virtex系列產(chǎn)品
　1.5　本章小結(jié)
第2章　多核系統(tǒng)設(shè)計環(huán)境與設(shè)計流程
　2.1　開發(fā)軟件簡介
　　2.1.1　ISE開發(fā)軟件簡介
　　2.1.2　ISE的安裝
　2.2　利用ISE進(jìn)行硬件邏輯設(shè)計的流程
　　2.2.1創(chuàng)建新工程
　　2.2.2新建HDL源文件
　　2.2.3　對源文件進(jìn)行綜合以及仿真
　2.3　利用XPS向?qū)нM(jìn)行多核硬件系統(tǒng)設(shè)計的流程
　　2.3.1　利用BSB新建一個工程
　　2.3.2　選擇必要外設(shè)，并進(jìn)行參數(shù)配置
　　2.3.3　配置啟動內(nèi)存，并選用內(nèi)存測試文件
　　2.3.4　編譯源文件，生成硬件網(wǎng)表
　　2.3.5　下載比特流，配置FPGA
　2.4　利用EDK套件進(jìn)行多核軟件開發(fā)的流程
　　2.4.1　在單核基礎(chǔ)上添加工程應(yīng)用
　　2.4.2　編輯.C文件并編譯
　　2.4.3　編寫用戶約束文件
　　2.4.4　修改MSS中的驅(qū)動文件
　　2.4.5　下載比特流，配置FPGA
　2.5　本章小結(jié)
第3章　總線機(jī)制與核間通信機(jī)制
　3.1　總線機(jī)制
　　3.1.1　0PB總線
　　3.1.2　PLB總線
　　3.1.3　XCL總線
　　3.1.4 FSL總線
　　3.1.5　0CM總線
　　3.1.6　LMB總線
　3.2　核間通信機(jī)制介紹
　　3.2.1　Mailbox
　　3.2.2　Mutex
　　3.2.3　Shared Memo~
　　3.2.4　Interrupt
　　3.2.5　PLBv46一PLBv46 Bridge
　　3.2.6　FSL互連體系
　　3.2.7　DAM Controller
　　3.2.8　混合衍生體系
　　3.3　本章小結(jié)
第4章　基于PowerPC的單核系統(tǒng)設(shè)計
　4.1　簡單硬件系統(tǒng)設(shè)計
　　4.1.1　用BSB創(chuàng)建工程
　　4.1.2　分析已創(chuàng)建的工程
　　4.1.3　生成硬件IP網(wǎng)表文件
　　4.1.4　下載測試程序
　4.2　添加IP核到硬件系統(tǒng)
　　4.2.1　打開工程
　　……
第5章　多核嵌入式系統(tǒng)硬件設(shè)計實線
第6章　多核嵌入式系統(tǒng)軟件開發(fā)
第7章　多核結(jié)構(gòu)的價值與發(fā)展前景
參考文獻(xiàn)