基于FPGA的計算機體系結(jié)構(gòu)實踐教程

定　價：￥23.00

作　者：	楊軍編著
出版社：	清華大學(xué)出版社
叢編項：	21世紀高等學(xué)校規(guī)劃教材·計算機科學(xué)與技術(shù)
標　簽：	計算機體系結(jié)構(gòu)

購買這本書可以去

ISBN：	9787302261827	出版時間：	2012-01-01	包裝：	平裝
開本：	大32開	頁數(shù)：	196	字數(shù)：

內(nèi)容簡介

　　《21世紀高等學(xué)校規(guī)劃教材·計算機科學(xué)與技術(shù)：基于FPGA的計算機體系結(jié)構(gòu)實踐教程》是針對計算機科學(xué)與技術(shù)專業(yè)的計算機組成與體系結(jié)構(gòu)綜合課程實驗而設(shè)計編寫的教材，以機器并行執(zhí)行為主要特征來研究計算機系統(tǒng)的設(shè)計和實現(xiàn)。全書共分6章。第1章詳細介紹計算機的組成、層次結(jié)構(gòu)；第2章詳細介紹并行計算機體系結(jié)構(gòu)；第3章簡單介紹QuartusⅡ8.O軟件及仿真軟件ModelSim的使用方法；第4章通過對基本運算器、多通路運算器、FIFO、Cache控制器實例的實現(xiàn)，分析計算機各個關(guān)鍵部件的工作方式和相互關(guān)系，進而介紹基于CISC、RISC技術(shù)模型機的設(shè)計與實現(xiàn)；第5章介紹基于FPGA的12個并行開發(fā)實驗設(shè)計，引領(lǐng)讀者快速掌握并行的設(shè)計原理和技巧；第6章是綜合實驗部分，循序漸進地講解了3個實例系統(tǒng)的設(shè)計。通過對《21世紀高等學(xué)校規(guī)劃教材·計算機科學(xué)與技術(shù)：基于FPGA的計算機體系結(jié)構(gòu)實踐教程》的學(xué)習與實踐，讀者可以對并行計算機體系結(jié)構(gòu)的基本原理有一個清晰的概念和認識，從而掌握現(xiàn)代計算機硬件設(shè)計的關(guān)鍵技術(shù)?！?1世紀高等學(xué)校規(guī)劃教材·計算機科學(xué)與技術(shù)：基于FPGA的計算機體系結(jié)構(gòu)實踐教程》可作為普通高等學(xué)校計算機科學(xué)與技術(shù)、信息安全、電子信息工程、通信工程、自動化等專業(yè)學(xué)生的教材，也可作為從事計算機體系結(jié)構(gòu)研發(fā)的科研人員的參考書。

作者簡介

暫缺《基于FPGA的計算機體系結(jié)構(gòu)實踐教程》作者簡介

圖書目錄

第1章　緒論
　1.1計算機系統(tǒng)的組成
　　1.1.1計算機硬件的組成
　　1.1.2計算機軟件的組成
　1.2計算機系統(tǒng)的層次結(jié)構(gòu)
　　1.2.1計算機系統(tǒng)的多級層次結(jié)構(gòu)
　　1.2.2軟件與硬件的邏輯等價性
　1.3計算機的工作過程
第2章　并行計算機體系結(jié)構(gòu)
　2.1并行的概念
　2.2提高并行性的技術(shù)途徑
　2.3并行計算機系統(tǒng)的性能度量
　　2.3.1計算機的速度
　　2.3.2并行計算機的速度
　　2.3.3并行計算機的加速比和效率
　2.4并行計算機的發(fā)展
第3章　常用fpga開發(fā)工具
　3.1硬件開發(fā)工具quartus ⅱ 8.0
　　3.1.1quartus ⅱ 8.0簡介
　　3.1.2quartus ⅱ 8.0設(shè)計流程
　　3.1.3quartus ⅱ設(shè)計方法
　　3.1.4quartus ⅱ功能詳解
　　3.1.5時序約束與分析
　　3.1.6設(shè)計優(yōu)化
　　3.1.7signaltap ⅱ
　　3.1.8實例講解
　3.2modelsim仿真工具
　　3.2.1modelsim簡介
　　3.2.2基本仿真步驟
　　3.2.3modelsim各界面介紹
　　3.2.4modelsim調(diào)試功能
　　3.2.5實例講解
第4章　計算機體系結(jié)構(gòu)基礎(chǔ)實驗
　4.1運算器
　　4.1.1基本運算器實驗
　　4.1.2多通路的運算器與寄存器堆設(shè)計實驗
　4.2存儲系統(tǒng)
　　4.2.1fifo先進先出存儲器實驗
　　4.2.2cache控制器設(shè)計實驗
　4.3指令系統(tǒng)
　　4.3.1基于cisc技術(shù)的模型計算機設(shè)計實驗
　　4.3.2基于risc技術(shù)的模型計算機設(shè)計實驗
第5章　基于fpga的并行開發(fā)實例
　5.14位二進制并行加法器設(shè)計實例
　5.216位乘法器實驗
　5.36位并行優(yōu)化平方器實驗
　5.4并行優(yōu)化的3×3矩陣乘法器
　5.5簡單循環(huán)冗余校驗并行運算
　5.6rake接收機的設(shè)計實驗
　5.7簡單并行cordic算法的設(shè)計
　5.8基于fpga實現(xiàn)的多路pwm設(shè)計
　5.9基于fpga的并行dds
　5.10并行結(jié)構(gòu)fir濾波器
　5.11并行iir濾波器的實驗設(shè)計
　5.123des加/解密流水線模式的設(shè)計
第6章　并行計算機設(shè)計
　6.1以時間并行性為特征的計算機系統(tǒng)
　　6.1.1具有指令預(yù)取功能的模型機設(shè)計實驗
　　6.1.2具有三級流水的模型機設(shè)計實驗
　6.2以指令并行性為特征的計算機系統(tǒng)
　　6.2.1超標量處理機
　　6.2.2具有兩條流水線的超標量模型機設(shè)計實驗
附錄實驗硬件平臺及軟件環(huán)境使用說明
　附錄atd-cma系統(tǒng)硬件環(huán)境
　附錄b軟件使用說明
　附錄cde2開發(fā)平臺
　附錄d實用芯片介紹
參考文獻