計算機原理與匯編語言程序設計

前言
第1章 緒論
　1.1 計算機的定義、特征與發(fā)展
　1.2 計算機系統(tǒng)組成
　　1.2.1 計算機系統(tǒng)組成框圖
　　1.2.2 計算機硬件
　　1.2.3 計算機軟件
　　1.2.4 軟件與硬件的邏輯等價性
　1.3 計算機系統(tǒng)的層次結構
　1.4 8086寄存器組與存儲器
　　1.4.1 8086的寄存器
　　1.4.2 8086存儲器尋址
　1.5 計算機的分類與應用
　　1.5.1 計算機的分類
　　1.5.2 計算機的應用
　1.6 計算機的性能指標
　習題
第2章 計算機中的信息表示方法
　2.1 數(shù)值數(shù)據(jù)表示方法
　　2.1.1 數(shù)制與進位計數(shù)法
　　2.1.2 數(shù)制轉換
　　2.1.3 二進制的四則運算
　　2.1.4 定點數(shù)表示
　　2.1.5 浮點數(shù)表示
　　2.1.6 機器碼表示方法
　2.2 非數(shù)值數(shù)據(jù)的信息表示
　　2.2.1 邏輯數(shù)據(jù)
　　2.2.2 西文字符的表示
　　2.2.3 字符串的表示
　　2.2.4 漢字字符的表示
　　2.2.5 多媒體信息的表示
　　2.2.6 校驗碼
　習題
第3章 運算方法和運算器
　3.1 定點加減運算
　　3.1.1 補碼加減法運算
　　3.1.2 溢出判斷
　3.2 移位運算
　3.3 定點乘法運算
　　3.3.1 原碼一位乘
　　3.3.2 原碼兩位乘
　　3.3.3 補碼一位乘
　　3.3.4 陣列乘法
　3.4 定點除法運算
　　3.4.1 原碼一位除
　　3.4.2 補碼一位除
　　3.4.3 陣列除法
　3.5 運算器的組成
　　3.5.1 運算器的組成部件
　　3.5.2 半加器與加法器
　　3.5.3 串行進位與并行進位
　　3.5.4 并行加法器進位鏈
　　3.5.5 定點運算器的三種結構
　3.6 浮點運算
　　3.6.1 浮點加減法運算
　　3.6.2 浮點乘除法運算
　　3.6.3 浮點運算的流水線
　3.7 運算器的發(fā)展
　　3.7.1 ALU的發(fā)展
　　3.7.2 浮點運算器的發(fā)展
　習題
第4章 指令系統(tǒng)和尋址方式
　4.1 指令系統(tǒng)的基本概念
　　4.1.1 指令系統(tǒng)及計算機語言
　　4.1.2 對指令系統(tǒng)的性能要求
　4.2 指令格式
　　4.2.1 指令格式及指令字長度
　　4.2.2 操作碼
　　4.2.3 地址碼
　　4.2.4 指令助記符與機器指令代碼
　　4.2.5 指令格式舉例
　4.3 尋址方式
　　4.3.1 指令尋址方式
　　4.3.2 操作數(shù)尋址方式
　　4.3.3 8086尋址方式
　4.4 指令的分類與操作數(shù)的類型
　　4.4.1 指令類型
　　4.4.2 操作數(shù)類型舉例
　　4.4.3 CISC與RISC指令系統(tǒng)
　4.5 8086指令系統(tǒng)
　　4.5.1 數(shù)據(jù)傳送指令
　　4.5.2 算術運算指令
　　4.5.3 邏輯運算指令
　　4.5.4 字符串處理指令
　　4.5.5 程序控制類指令
　　4.5.6 輸入/輸出類指令
　　4.5.7 系統(tǒng)控制類指令與其他指令
　習題
第5章 控制器部件的組成及其設計
　5.1 控制器的功能、組成與指令的執(zhí)行
　　5.1.1 控制器部件的功能及基本組成
　　5.1.2 指令的執(zhí)行步驟
　　5.1.3 指令周期的基本概念
　　5.1.4 指令周期舉例
　　5.1.5 方框圖語言
　5.2 時序產(chǎn)生器和控制方式
　　5.2.1 時序產(chǎn)生器
　　5.2.2 控制方式
　5.3 微程序控制器的組成與設計
　　5.3.1 微程序控制器的工作原理和基本組成
　　5.3.2 微程序設計技術
　　5.3.3 微指令的格式
　　5.3.4 微指令操作碼與地址碼的編譯方法
　5.4 硬連線控制器的組成與設計
　　5.4.1 硬連線控制器的基本原理、基本組成和運行過程
　　5.4.2 硬連線控制器設計步驟
　5.5 典型CPU舉例
　5.6 指令流水與并行技術
　　5.6.1 指令流水的基本概念
　　5.6.2 RISC的指令系統(tǒng)和流水線
　　5.6.3 并行處理技術
　習題
第6章 存儲器系統(tǒng)
　6.1 存儲器概述
　　6.1.1 存儲器分類
　　6.1.2 存儲器系統(tǒng)的設計目標
　　6.1.3 存儲器的分級結構
　6.2 主存儲器
　　6.2.1 主存儲器概述
　　6.2.2 動態(tài)存儲器的存儲原理和讀寫
　　6.2.3 靜態(tài)存儲器的存儲原理及其與CPU的連接
　　6.2.4 存儲器的設計
　6.3 外存儲器
　　6.3.1 外存儲器概述
　　6.3.2 磁盤與磁盤陣列
　　6.3.3 光盤設備與技術
　　6.3.4 優(yōu)盤設備與技術
　6.4 高速緩沖存儲器
　　6.4.1 cache的工作原理
　　6.4.2 cache與主存的地址映射
　　6.4.3 cache替換算法及其實現(xiàn)
　　6.4.4 cache的一致性問題
　　6.4.5 cache結構舉例
　6.5 虛擬存儲器
　　6.5.1 虛擬存儲器的概念與功能
　　6.5.2 虛擬存儲器的基本管理方法
　　6.5.3 虛擬存儲器的替換算法
　　6.5.4 存儲保護
　6.6 并行存儲器
　　6.6.1 雙端口存儲器
　　6.6.2 多模塊交叉存儲器
　習題
第7章 輸入/輸出設備及輸入/輸出系統(tǒng)
　7.1 輸入/輸出設備
　　7.1.1 輸入/輸出設備概述
　　7.1.2 輸入/輸出設備的分類
　7.2 輸入設備
　　7.2.1 鍵盤的分類與工作原理
　　7.2.2 鼠標的分類與工作原理
　7.3 輸出設備
　　7.3.1 打印機的分類與工作原理
　　7.3.2 顯示器的分類與工作原理
　7.4 輸入/輸出系統(tǒng)的概述
　7.5 計算機總線系統(tǒng)
　　7.5.1 總線的概念和結構
　　7.5.2 總線的連接
　　7.5.3 總線的內部結構
　　7.5.4 總線的仲裁和數(shù)據(jù)傳輸控制
　　7.5.5 總線標準
　7.6 輸入/輸出接口
　　7.6.1 接口的基本概念與基本功能
　　7.6.2 接口的分類
　　7.6.3 串行口舉例
　7.7 輸入/輸出數(shù)據(jù)傳輸方式
　　7.7.1 程序查詢方式
　　7.7.2 程序中斷方式
　　7.7.3 DMA方式
　　7.7.4 通道方式
　　7.7.5 輸入/輸出處理機
　習題
第8章 匯編語言的程序格式
　8.1 匯編程序的功能
　8.2 匯編語言的格式
　　8.2.1 名字項
　　8.2.2 操作碼項
　　8.2.3 操作數(shù)項
　　8.2.4 注釋項
　8.3 偽指令
　　8.3.1 程序開始和結束偽指令
　　8.3.2 段定義偽指令
　　8.3.3 段對應偽指令
　　8.3.4 過程定義偽指令
　　8.3.5 匯編語言程序的結構
　　8.3.6 數(shù)據(jù)定義偽指令
　　8.3.7 符號定義偽指令
　　8.3.8 定位偽指令與地址計數(shù)器
　　8.3.9 對準偽指令
　　8.3.10 基數(shù)控制偽操作
　8.4 運算符與表達式
　　8.4.1 算術運算符
　　8.4.2 關系運算符
　　8.4.3 邏輯運算符和移位運算符
　　8.4.4 數(shù)值回送運算符
　　8.4.5 屬性運算符
　　8.4.6 運算符的優(yōu)先級
　習題
第9章 匯編語言程序設計
　9.1 分支程序設計
　　9.1.1 單分支結構
　　9.1.2 雙分支結構
　　9.1.3 多分支結構
　9.2 循環(huán)程序設計
　　9.2.1 循環(huán)程序的結構形式
　　9.2.2 單重循環(huán)程序設計
　　9.2.3 多重循環(huán)程序設計
　9.3 宏匯編
　　9.3.1 宏定義
　　9.3.2 宏調用
　　9.3.3 宏展開
　9.4 子程序
　　9.4.1 子程序與主程序的關系
　　9.4.2 子程序舉例
　習題
第10章 匯編語言程序的開發(fā)與調試
　10.1 開發(fā)過程
　10.2 開發(fā)環(huán)境
　　10.2.1 編輯程序
　　10.2.2 編譯
　　10.2.3 連接
　　10.2.4 運行
　10.3 DEBUG調試
　　10.3.1 DEBUG的進入與退出
　　10.3.2 DEBUG的主要命令
參考文獻
附錄A DOS功能調用
附錄B 8086匯編指令表