FPGA設(shè)計開發(fā)與工程實踐

第1章　FPGA設(shè)計總論
　1．1　可編程邏輯設(shè)計發(fā)展路線
　1．2　FPGA原理基礎(chǔ)
　　1．2．1 FPGA的基本結(jié)構(gòu)
　　1．2．2　FPGA的工作方式
　　1．2．3　軟核、硬核以及固核的概念
　1．3 FPGA設(shè)計的基本步驟
　1．4　主流FPGA芯片介紹
　　1．4．1 Xilinx公司的代表產(chǎn)品
　　1．4．2 Altera公司的代表產(chǎn)品
　　1．4．3 Lattice公司的代表產(chǎn)品
第2章　VHDL設(shè)計基礎(chǔ)
　2．1　關(guān)于VHDL
　2．2　VHDL的基本結(jié)構(gòu)
　2．3　命名法則
　2．4　數(shù)據(jù)類型
　2．5　VHDL語言要素
　　2．5．1　運算符及其種類
　　2．5．2　數(shù)據(jù)對象
　2．6 VHDL的主要描述語句
　　2．6．1 VHDL順序語句
　　2．6．2 VHDL并行語句
　2．7　狀態(tài)機
第3章　Xilinx芯片資源
　3．1　概述
　3．2　可配置邏輯模塊
　　3．2．1　CLB綜述
　　3．2．2　切片描述
 　 3．2．3　CLB／Slice配置
　  3．2．4　查找表(LUT)
　  3．2．5　存儲元件
　  3．2．6　分布式RAM和內(nèi)存(僅在SliceM可用)
　  3．2．7　分布式RAM數(shù)據(jù)流
  　3．2．8　只讀存儲器(ROM)
　  3．2．9　移位寄存器(僅在SliceM可用)
　  3．2．10　移位寄存器數(shù)據(jù)流
　  3．2．11　多路復(fù)用器
　  3．2．12　快速先行進位邏輯
　3．3　塊存儲器
  　3．3．1　RAM塊簡介
  　3．3．2　同步雙端口和單端l：1的RAM
  　3．3．3　簡單的雙端口RAM塊
  　3．3．4　級聯(lián)RAM塊
  　3．3．5　RAM塊糾錯碼
　3．4　數(shù)字信號處理器DSP48E 
　  3．4．1 Virtex-6 FPGA DSP48E結(jié)構(gòu)的特色
　  3．4．2 DSP48E1塊和互連器件
　  3．4．3 DSP48E1切片原型
　3．5　高速串行收發(fā)器GTX／GTH／GTP 
　  3．5．1　概述
  　3．5．2　Virtex-6 FPGA GTX收發(fā)器向?qū)?br /> 第4章　Xilinx ISE l4．3的安裝與使用
　4．1　關(guān)于ISE
    4．1．1 ISE簡要介紹
    4．1．2 ISE l4．3軟件的安裝
    4．1．3 ISE l4．3軟件的基本操作
  4．2  HDL代碼輸入
    4．2．1  新建工程、
    4．2．2　創(chuàng)建源文件
    4．2．3　標準語言模板的使用
    4．2．4　Xilinx IP Core的使用
  4．3　原理圖輸入
    4．3．1　新建工程
    4．3．2　原理圖文件
  4．4　基于ISE的開發(fā)流程
    4．4．1　基于Xilinx XST的綜合
　　……
第5章　FPGA　常用設(shè)計技巧
第6章　Xilinx開發(fā)板介紹
第7章　FPGA通信開發(fā)案例介紹
主要縮略語表
參考文獻