計算機硬件技術(shù)基礎

定　價：￥44.50

作　者：	王克義著
出版社：	清華大學出版社
叢編項：	普通高等教育"十一五"國家級規(guī)劃教材·計算機系列教材
標　簽：	大學教材大中專教材教輔

購買這本書可以去

ISBN：	9787302340584	出版時間：	2014-01-01	包裝：	平裝
開本：	16開	頁數(shù)：	398	字數(shù)：

內(nèi)容簡介

　　《計算機硬件技術(shù)基礎/普通高等教育“十一五”國家級規(guī)劃教材·計算機系列教材》主要講述計算機硬件技術(shù)基礎知識，內(nèi)容包括數(shù)字電路與邏輯設計基礎、硬件描述語言VHDI。計算機基本結(jié)構(gòu)與匯編語言程序設計、微處理器內(nèi)部組成及外部功能特性、存儲器及其接口、1/0接口與DMA技術(shù)、中斷系統(tǒng)、模擬接口、總線技術(shù)、高性能微處理器的先進技術(shù)及典型結(jié)構(gòu)等?！队嬎銠C硬件技術(shù)基礎/普通高等教育“十一五”國家級規(guī)劃教材·計算機系列教材》內(nèi)容精練，層次清楚，實用性強?！队嬎銠C硬件技術(shù)基礎/普通高等教育“十一五”國家級規(guī)劃教材·計算機系列教材》既可作為高等學校理工科各專業(yè)計算機硬件技術(shù)基礎課程教材，也可作為高職高專及高等教育自學考試教材。

作者簡介

　　王克義，北京大學信息科學技術(shù)學院教授、博士生導師。1970年本科畢業(yè)于北京大學，畢業(yè)后留校任教至今，長期從事計算機專業(yè)的教學與科研工作。曾于1992-1993年在美國喬治·華盛頓大學計算機科學與電子工程系進修（訪問學者）；曾任中國計算機學會體系結(jié)構(gòu)專委會委員。主持和參加多項國家重點科技攻關(guān)項目，榮獲北京大學科學研究成果獎、教育部科技進步獎等獎項。主要研究方向為高性能微處理器結(jié)構(gòu)與設計、嵌入式系統(tǒng)、數(shù)據(jù)通信與計算機網(wǎng)絡等。作者熱愛并長期擔任一線教學工作，先后被授予“北京市優(yōu)秀教師”、“北京大學優(yōu)秀教師”、“北京大學十佳教師”等榮譽稱號。負責完成的主干基礎課建設項目獲北京大學教學成果一等獎，主講的“微機原理”課程被評為北京市精品課程。出版譯著和教材8部。其中，1部獲教育部科技進步三等獎。2部被評為北京高等教育精品教材。1部被教育部評為普通高等教育精品教材。

圖書目錄

第一部分數(shù)字電路與計算機邏輯部件基礎
第1章數(shù)據(jù)在計算機中的運算及表示形式
1.1 進位記數(shù)制
1.1.1 進位記數(shù)制及其基數(shù)和權(quán)
1.1.2 幾種常用的進位記數(shù)制
1.2 不同進位制數(shù)之間的轉(zhuǎn)換
1.2.1 二進制數(shù)轉(zhuǎn)換為十進制數(shù)
1.2.2 十進制數(shù)轉(zhuǎn)換為二進制數(shù)
1.3 二進制數(shù)的算術(shù)運算和邏輯運算
1.3.1 二進制數(shù)的算術(shù)運算
1.3.2 二進制數(shù)的邏輯運算
1.3.3 移位運算
1.4 數(shù)據(jù)在計算機中的表示形式
1.4.1 機器數(shù)與真值
1.4.2 常見的機器數(shù)表示形式
1.4.3 數(shù)的定點表示與浮點表示
1.4.4 二一十進制編碼
1.5 二進制信息的計量單位
習題1
第2章邏輯代數(shù)與基本邏輯門電路
2.1 邏輯代數(shù)的基本概念
2.1.1 邏輯代數(shù)的特點
2.1.2 基本邏輯運算
2.1.3 邏輯函數(shù)
2.1.4 邏輯函數(shù)的相等
2.2 邏輯代數(shù)的基本公式
2.3 邏輯函數(shù)的代數(shù)化簡法
2.3.1 “與或”表達式的化簡
2.3.2 “或與”表達式的化簡
2.4 基本邏輯門電路
2.4.1 分立元件的門電路
2.4.2 集成門電路
2.4.3 MOS門電路
2.4.4 常用邏輯門的圖形符號
習題2
第3章數(shù)字邏輯電路及其在計算機中的應用
3.1 基本概念
3.1.1 最小項
3.1.2 最小項的性質(zhì)
3.1.3 最小項表達式
3.2 邏輯函數(shù)的卡諾圖化簡法
3.2.1 卡諾圖
3.2.2 卡諾圖的編號
3.2.3 用卡諾圖化簡邏輯函數(shù)
3.3 不完全規(guī)定的邏輯函數(shù)及其化簡方法
3.3.1 無關(guān)最小項的概念
3.3.2 利用無關(guān)最小項化簡邏輯函數(shù)
3.4 組合邏輯電路的分析與設計
3.4.1 組合邏輯電路的分析
3.4.2 組合邏輯電路的設計
3.5 計算機中常用的組合邏輯部件
3.5.1 加法器
3.5.2 譯碼器
3.5.3 編碼器
3.5.4 多路選擇器
3.5.5 多路分配器
3.6 時序電路的基本單元一觸發(fā)器
3.6.1 RS觸發(fā)器
3.6.2 觸發(fā)器外部邏輯特性的描述
3.6.3 維阻D觸發(fā)器
3.6.4 主從JK觸發(fā)器
3.6.5 T觸發(fā)器
3.6.6 觸發(fā)器的時間參數(shù)
……
第二部分計算機的基本結(jié)構(gòu)與匯編語言程序設計
第三部分存儲器與I/O接口技術(shù)
第四部分高性能微處理器技術(shù)
附錄A DOS功能調(diào)用（INT21H）
附錄B BIOS中斷調(diào)用
附錄C 調(diào)試程序DEBUG的使用
附錄D 部分習題參考答案
參考文獻