FPGA設(shè)計(jì)：從電路到系統(tǒng)

第1章FPGA設(shè)計(jì)概論1.1FPGA芯片結(jié)構(gòu)與特點(diǎn)1.2FPGA工作原理1.3FPGA主要器件1.3.1Xilinx1.3.2Altera1.4FPGA設(shè)計(jì)流程1.5FPGA開發(fā)工具1.6FPGA應(yīng)用第2章硬件描述語言VerilogHDL2.1VerilogHDL的基本規(guī)范2.1.1標(biāo)識符2.1.2轉(zhuǎn)義標(biāo)識符2.1.3空白符2.1.4注釋2.2數(shù)據(jù)類型2.2.1邏輯值2.2.2線網(wǎng)2.2.3寄存器2.2.4數(shù)字的表示2.2.5向量2.2.6數(shù)組2.2.7參數(shù)2.2.8字符串2.3運(yùn)算符2.4模塊2.4.1模塊的基本概念2.4.2模塊的例化2.4.3模塊的測試2.5過程語句2.5.1兩個(gè)過程2.5.2寄存器變量的過程賦值2.5.3線網(wǎng)變量的連續(xù)賦值2.5.4時(shí)序控制2.5.5順序代碼塊與并行代碼塊2.6條件語句2.7任務(wù)和函數(shù)2.8系統(tǒng)任務(wù)2.9編譯指令2.10阻塞賦值與非阻塞FPGA設(shè)計(jì)——從電路到系統(tǒng)第3章FPGA基礎(chǔ)電路設(shè)計(jì)3.1組合電路3.2時(shí)序電路3.3數(shù)據(jù)通路3.3.1加法器基礎(chǔ)理論3.3.2常用數(shù)據(jù)通路設(shè)計(jì)第4章邏輯綜合4.1邏輯綜合目的4.2DesignCompiler綜合4.2.1準(zhǔn)備DesignCompiler啟動(dòng)腳本文件4.2.2約束文件4.2.3報(bào)告分析4.2.4優(yōu)化的參數(shù)選擇4.2.5綜合結(jié)果4.3Synplify的綜合設(shè)計(jì)4.4HDL的可綜合性設(shè)計(jì)4.4.1狀態(tài)機(jī)設(shè)計(jì)4.4.2實(shí)例化資源4.4.3綜合選項(xiàng)第5章Testbench與ModelSim仿真5.1Testbench實(shí)例5.1.1產(chǎn)生時(shí)鐘信號5.1.2提供激勵(lì)信號5.1.3顯示結(jié)果5.1.4VerilogHDLTestbench實(shí)例5.1.5自動(dòng)驗(yàn)證5.1.6自我檢查Testbench5.1.7編寫Testbench的準(zhǔn)則5.2仿真工具M(jìn)odelSim第6章CORDIC算法及通信調(diào)制技術(shù)6.1CORDIC算法6.2FPGA實(shí)現(xiàn)6.3基于CORDIC算法的通信調(diào)制技術(shù)6.4ISE中CORDICIP核的使用第7章FPGA通信協(xié)議設(shè)計(jì)7.1CPRI協(xié)議7.1.1協(xié)議范圍7.1.2幀結(jié)構(gòu)7.1.3CPRI在FPGA中實(shí)現(xiàn)7.2IR協(xié)議簡介7.2.1Ir接口物理層7.2.2Ir協(xié)議傳輸幀時(shí)序結(jié)構(gòu)7.2.3C&M通道7.2.4物理層控制字定義7.2.5Ir協(xié)議中的時(shí)延測量7.2.6FPGA實(shí)現(xiàn)Ir協(xié)議第8章數(shù)字直放站的FPGA設(shè)計(jì)8.1直放站FPGA系統(tǒng)設(shè)計(jì)8.2數(shù)據(jù)接口8.2.1ADC接口8.2.2DAC接口8.2.3SPI接口8.3信號處理部分8.3.1數(shù)據(jù)的抽取和內(nèi)插8.3.2信號的上變頻和下變頻第9章永磁同步電機(jī)矢量控制系統(tǒng)的FPGA實(shí)現(xiàn)9.1永磁同步電機(jī)矢量控制系統(tǒng)簡介9.2系統(tǒng)硬件平臺9.3軟件開發(fā)平臺9.4FPGA片上電路設(shè)計(jì)9.5實(shí)驗(yàn)驗(yàn)證第10章可靠性設(shè)計(jì)——DO25410.1DO25410.2FPGA與DO25410.2.1DO254基本情況10.2.2DO254硬件的生命周期10.2.3規(guī)劃10.2.4硬件安全性評價(jià)10.2.5硬件設(shè)計(jì)流程10.2.6支持流程10.2.7文檔和組織10.3DO254標(biāo)準(zhǔn)和美國聯(lián)邦航空局10.4DO254項(xiàng)目的FPGA工具流程10.5FPGA設(shè)計(jì)的工具流程10.6結(jié)論第11章FPGA設(shè)計(jì)實(shí)驗(yàn)11.1實(shí)驗(yàn)一：LED燈控制11.2實(shí)驗(yàn)二：基于IP核設(shè)計(jì)的數(shù)碼管顯示11.3實(shí)驗(yàn)三：基于VerilogHDL設(shè)計(jì)的數(shù)碼管顯示11.4實(shí)驗(yàn)四：基于DSPBuilder設(shè)計(jì)的clark坐標(biāo)變換模塊11.5實(shí)驗(yàn)五：分別基于SOPCBuilder和Qsys工具控制LED燈11.5.1實(shí)驗(yàn)內(nèi)容11.5.2SOPCBuilder工具設(shè)計(jì)流程11.5.3Qsys工具設(shè)計(jì)流程11.5.4實(shí)驗(yàn)小結(jié)11.6實(shí)驗(yàn)六：基于NiosⅡ定時(shí)中斷控制LED閃爍11.7實(shí)驗(yàn)七：NiosⅡ與LabVIEW的串口通信11.8實(shí)驗(yàn)八：程序燒寫11.9實(shí)驗(yàn)九：DE2上的μClinux移植11.9.1任務(wù)要求11.9.2NiosⅡ硬件定制11.9.3頂層文件11.9.4編譯系統(tǒng)11.9.5內(nèi)核結(jié)構(gòu)11.9.6文件格式11.9.7進(jìn)程調(diào)度11.9.8文件系統(tǒng)11.9.9移植層次與代碼結(jié)構(gòu)11.9.10源碼獲取11.9.11內(nèi)核剪裁和編譯11.9.12映像生成11.9.13鏡像下載11.9.14終端調(diào)試11.9.15執(zhí)行TCP/IP網(wǎng)絡(luò)命令11.10實(shí)驗(yàn)十：VGA視頻顯示系統(tǒng)的SOPC設(shè)計(jì)11.10.1NiosⅡ的硬件開發(fā)11.10.2生成NiosⅡ硬件系統(tǒng)11.10.3系統(tǒng)的軟件設(shè)計(jì)11.10.4VGA視頻顯示系統(tǒng)的NiosⅡIDE調(diào)試11.11實(shí)驗(yàn)十一：VivadoHLS設(shè)計(jì)流程實(shí)驗(yàn)參考文獻(xiàn)