電子設(shè)計自動化

前言
第1章 概述
1.1 電子設(shè)計自動化簡介
1.2 硬件描述語言
1.3 HDL相關(guān)EDA軟件簡介
習(xí)題1
第2章 半導(dǎo)體存儲器與可編程邏輯器件
2.1 半導(dǎo)體存儲器
2.2 PLD簡介
習(xí)題2
第3章 數(shù)字系統(tǒng)
3.1 數(shù)字系統(tǒng)概述
3.2 數(shù)字系統(tǒng)設(shè)計方法
3.3 數(shù)字系統(tǒng)的實現(xiàn)方式
3.4 基于PLD的數(shù)字系統(tǒng)設(shè)計流程
習(xí)題3
第4章 VHDL設(shè)計初步
4.1 1位半加器的VHDL設(shè)計
4.2 1位半加器的VHDL仿真
4.3 VHDL的特點
習(xí)題4
第5章 VHDL結(jié)構(gòu)
5.1 實體(ENTITY)
5.2 構(gòu)造體(ARCHITECTURE)
5.3 庫(LIBRARY)
5.4 包集合(PACKAGE)
5.5 配置
習(xí)題5
第6章 VHDL詞法
6.1 VHDL基本常識
6.2 VHDL標(biāo)示符
6.3 VHDL數(shù)據(jù)類型
6.4 VHDL數(shù)據(jù)對象
6.5 VHDL運算符
習(xí)題6
第7章 VHDL基本描述語句
7.1 順序描述語句
7.2 并發(fā)描述語句
7.3 順并描述語句
7.4 并發(fā)描述語句的多驅(qū)動問題
7.5 屬性描述語句
習(xí)題7
第8章 組合邏輯電路VHDL設(shè)計
8.1 基本邏輯門電路
8.2 編碼器
8.3 譯碼器
8.4 數(shù)據(jù)選擇器
8.5 數(shù)據(jù)比較器
8.6 算術(shù)運算電路
習(xí)題8
第9章 時序邏輯電路VHDL設(shè)計
9.1 時鐘信號及復(fù)位方式
9.2 基本觸發(fā)器
9.3 寄存器
9.4 計數(shù)器
9.5 分頻器
9.6 存儲器
9.7 有限狀態(tài)機
習(xí)題9
第10章 VHDL測試平臺
10.1 概述
10.2 代碼生成激勵信號的測試平臺
10.3 TEXTIO生成激勵信號的測試平臺
習(xí)題10
第11章 復(fù)雜系統(tǒng)的模塊化設(shè)計
11.1 模塊化設(shè)計流程
11.2 24小時數(shù)字鐘的模塊化設(shè)計
習(xí)題11
第12章 上機實驗
實驗一 QuartusⅡ軟件的使用
實驗二 VHDL構(gòu)造體的結(jié)構(gòu)描述
實驗三 子程序與包集合的使用
實驗四 信號和局部變量的使用與區(qū)別
實驗五 運算符的使用
實驗六 順序描述語句的使用
實驗七 并發(fā)描述語句的使用
實驗八 順序描述語句與并發(fā)描述語句之間的轉(zhuǎn)換
實驗九 異步復(fù)位和同步復(fù)位
實驗十 同步時序邏輯和異步時序邏輯
實驗十一 狀態(tài)機的使用
實驗十二 Modelsim軟件的使用
附錄A QuartusII軟件簡明教程
附錄B Modelsim軟件簡明教程
參考文獻