計算機組成與設計：硬件-軟件接口（原書第5版）

出版者的話
本書贊譽
譯者序
前言
作者簡介
第1章計算機概要與技術
1.1引言
1.1.1計算應用的分類及其特性
1.1.2歡迎來到后PC時代
1.1.3你能從本書學到什么
1.2計算機系統(tǒng)結(jié)構中的8個偉大思想
1.2.1面向摩爾定律的設計
1.2.2使用抽象簡化設計
1.2.3加速大概率事件
1.2.4通過并行提高性能
1.2.5通過流水線提高性能
1.2.6通過預測提高性能
1.2.7存儲器層次
1.2.8通過冗余提高可靠性
1.3程序概念入門
1.4硬件概念入門
1.4.1顯示器
1.4.2觸摸屏
1.4.3打開機箱
1.4.4數(shù)據(jù)安全
1.4.5與其他計算機通信
1.5處理器和存儲器制造技術
1.6性能
1.6.1性能的定義
1.6.2性能的度量
1.6.3CPU性能及其因素
1.6.4指令的性能
1.6.5經(jīng)典的CPU性能公式
1.7功耗墻
1.8滄海巨變：從單處理器向多處理器轉(zhuǎn)變
1.9實例：IntelCorei7基準
1.9.1SPECCPU基準測試程序
1.9.2SPEC功耗基準測試程序
1.10謬誤與陷阱
1.11本章小結(jié)
1.12歷史觀點和拓展閱讀
1.13練習題
第2章指令：計算機的語言
2.1引言
2.2計算機硬件的操作
2.3計算機硬件的操作數(shù)
2.3.1存儲器操作數(shù)
2.3.2常數(shù)或立即數(shù)操作數(shù)
2.4有符號數(shù)和無符號數(shù)
2.5計算機中指令的表示
2.6邏輯操作
2.7決策指令
2.7.1循環(huán)
2.7.2case/switch語句
2.8計算機硬件對過程的支持
2.8.1使用更多的寄存器
2.8.2嵌套過程
2.8.3在棧中為新數(shù)據(jù)分配空間
2.8.4在堆中為新數(shù)據(jù)分配空間
2.9人機交互
2.10MIPS中32位立即數(shù)和尋址
2.10.132位立即數(shù)
2.10.2分支和跳轉(zhuǎn)中的尋址
2.10.3MIPS尋址模式總結(jié)
2.10.4機器語言解碼
2.11并行與指令：同步
2.12翻譯并執(zhí)行程序
2.12.1編譯器
2.12.2匯編器
2.12.3鏈接器
2.12.4加載器
2.12.5動態(tài)鏈接庫
2.12.6啟動一個Java程序
2.13以一個C排序程序作為完整的例子
2.13.1swap過程
2.13.2sort過程
2.14數(shù)組與指針
2.14.1用數(shù)組實現(xiàn)clear
2.14.2用指針實現(xiàn)clear
2.14.3比較兩個版本的clear
2.15高級內(nèi)容：編譯C語言和解釋Java語言
2.16實例：ARMv7(32位)指令集
2.16.1尋址模式
2.16.2比較和條件分支
2.16.3ARM的特色
2.17實例：x86指令集
2.17.1Intelx86的改進
2.17.2x86寄存器和數(shù)據(jù)尋址模式
2.17.3x86整數(shù)操作
2.17.4x86指令編碼
2.17.5x86總結(jié)
2.18實例：ARMv8（64位）指令集
2.19謬誤與陷阱
2.20本章小結(jié)
2.21歷史觀點和拓展閱讀
2.22練習題
第3章計算機的算術運算
3.1引言
3.2加法和減法
3.3乘法
3.3.1順序的乘法算法和硬件
3.3.2有符號乘法
3.3.3更快速的乘法
3.3.4MIPS中的乘法
3.3.5小結(jié)
3.4除法
3.4.1除法算法及其硬件結(jié)構
3.4.2有符號除法
3.4.3更快速的除法
3.4.4MIPS中的除法
3.4.5小結(jié)
3.5浮點運算
3.5.1浮點表示
3.5.2浮點加法
3.5.3浮點乘法
3.5.4MIPS中的浮點指令
3.5.5算術精確性
3.5.6小結(jié)
3.6并行性和計算機算術：子字并行
3.7實例：x86中流處理SIMD擴展和高級向量擴展
3.8加速：子字并行和矩陣乘法
3.9謬誤與陷阱
3.10本章小結(jié)
3.11歷史觀點和拓展閱讀
3.12練習題
第4章處理器
4.1引言
4.2邏輯設計的一般方法
4.3建立數(shù)據(jù)通路
4.4一個簡單的實現(xiàn)機制
4.4.1ALU控制
4.4.2主控制單元的設計
4.4.3為什么不使用單周期實現(xiàn)方式
4.5流水線概述
4.5.1面向流水線的指令集設計
4.5.2流水線冒險
4.5.3對流水線概述的小結(jié)
4.6流水線數(shù)據(jù)通路及其控制
4.6.1圖形化表示的流水線
4.6.2流水線控制
4.7數(shù)據(jù)冒險：旁路與阻塞
4.8控制冒險
4.8.1假定分支不發(fā)生
4.8.2縮短分支的延遲
4.8.3動態(tài)分支預測
4.8.4流水線小結(jié)
4.9異常
4.9.1MIPS體系結(jié)構中的異常處理
4.9.2在流水線實現(xiàn)中的異常
4.10指令級并行
4.10.1推測的概念
4.10.2靜態(tài)多發(fā)射處理器
4.10.3動態(tài)多發(fā)射處理器
4.10.4能耗效率與高級流水線
4.11實例：ARMCortex-A8和IntelCorei7流水線
4.11.1ARMCortex-A
4.11.2IntelCorei
4.11.3IntelCorei7920的性能
4.12運行更快：指令級并行和矩陣乘法
4.13高級主題：通過硬件設計語言描述和建模流水線來介紹數(shù)字設計以及更多流水線示例
4.14謬誤與陷阱
4.15本章小結(jié)
4.16歷史觀點和拓展閱讀
4.17練習題
第5章大容量和高速度：開發(fā)存儲器層次結(jié)構
5.1引言
5.2存儲器技術
5.2.1SRAM技術
5.2.2DRAM技術
5.2.3閃存
5.2.4磁盤存儲器
5.3cache的基本原理
5.3.1cache訪問
5.3.2cache缺失處理
5.3.3寫操作處理
5.3.4一個cache的例子:內(nèi)置FastMATH處理器
5.3.5小結(jié)
5.4cache性能的評估和改進
5.4.1通過更靈活地放置塊來減少cache缺失
5.4.2在cache中查找一個塊
5.4.3替換塊的選擇
5.4.4使用多級cache結(jié)構減少缺失代價
5.4.5通過分塊進行軟件優(yōu)化
5.4.6小結(jié)
5.5可信存儲器層次
5.5.1失效的定義
5.5.2糾正一位錯、檢測兩位錯的漢明編碼（SEC/DED）
5.6虛擬機
5.6.1虛擬機監(jiān)視器的必備條件
5.6.2指令集系統(tǒng)結(jié)構（缺乏）對虛擬機的支持
5.6.3保護和指令集系統(tǒng)結(jié)構
5.7虛擬存儲器
5.7.1頁的存放和查找
5.7.2缺頁故障
5.7.3關于寫
5.7.4加快地址轉(zhuǎn)換：TLB
5.7.5集成虛擬存儲器、TLB和cache
5.7.6虛擬存儲器中的保護
5.7.7處理TLB缺失和缺頁
5.7.8小結(jié)
5.8存儲器層次結(jié)構的一般框架
5.8.1問題1：一個塊可以被放在何處
5.8.2問題2：如何找到一個塊
5.8.3問題3：當cache缺失時替換哪一塊
5.8.4問題4：寫操作如何處理
5.8.53C：一種理解存儲器層次結(jié)構行為的直觀模型
5.9使用有限狀態(tài)機來控制簡單的cache
5.9.1一個簡單的cache
5.9.2有限狀態(tài)機
5.9.3一個簡單的cache控制器的有限狀態(tài)機
5.10并行與存儲器層次結(jié)構：cache一致性
5.10.1實現(xiàn)一致性的基本方案
5.10.2監(jiān)聽協(xié)議
5.11并行與存儲器層次結(jié)構：冗余廉價磁盤陣列
5.12高級內(nèi)容：實現(xiàn)cache控制器
5.13實例：ARMCortex-A8和IntelCorei7的存儲器層次結(jié)構
5.14運行更快:cache分塊和矩陣乘法
5.15謬誤和陷阱
5.16本章小結(jié)
5.17歷史觀點和拓展閱讀
5.18練習題
第6章從客戶端到云的并行處理器
6.1引言
6.2創(chuàng)建并行處理程序的難點
6.3SISD、MIMD、SIMD、SPMD和向量機
6.3.1在x86中的SIMD：多媒體擴展
6.3.2向量機
6.3.3向量與標量的對比
6.3.4向量與多媒體擴展的對比
6.4硬件多線程
6.5多核和其他共享內(nèi)存多處理器
6.6圖形處理單元簡介
6.6.1NVIDIAGPU體系結(jié)構簡介
6.6.2NVIDIAGPU存儲結(jié)構
6.6.3GPU展望
6.7集群、倉儲級計算機和其他消息傳遞多處理器
6.8多處理器網(wǎng)絡拓撲簡介
6.9與外界通信：集群網(wǎng)絡
6.10多處理器測試集程序和性能模型
6.10.1性能模型
6.10.2Roofline模型
6.10.3兩代Opteron的比較
6.11實例：評測IntelCorei7960和NVIDIATeslaGPU的Roofline模型
6.12運行更快：多處理器和矩陣乘法
6.13謬誤與陷阱
6.14本章小結(jié)
6.15歷史觀點和拓展閱讀
6.16練習題
附錄A匯編器、鏈接器和SPIM仿真器
附錄B邏輯設計基礎
索引