面向大規(guī)模應(yīng)用的高性能計(jì)算編程與優(yōu)化

定　價(jià)：￥58.00

作　者：	文梅，柴俊，蘇華友，董辛楠，張春元
出版社：	科學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	暫缺

購(gòu)買這本書可以去

ISBN：	9787030462596	出版時(shí)間：	2015-11-01	包裝：
開本：	16開	頁(yè)數(shù)：	188	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　隨著信息技術(shù)的不斷發(fā)展，應(yīng)用對(duì)計(jì)算的需求不斷增加，需要借助高性能計(jì)算系統(tǒng)來解決相關(guān)領(lǐng)域的問題。如何高效地利用高性能計(jì)算資源解決工程和科學(xué)問題成為急需解決的問題?！睹嫦虼笠?guī)模應(yīng)用的高性能計(jì)算編程與優(yōu)化》源自于作者系列超級(jí)計(jì)算機(jī)進(jìn)行大規(guī)模應(yīng)用開發(fā)的經(jīng)驗(yàn)和研究成果，對(duì)高性能計(jì)算相關(guān)的基礎(chǔ)知識(shí)和優(yōu)化關(guān)鍵技術(shù)進(jìn)行系統(tǒng)的介紹?！睹嫦虼笠?guī)模應(yīng)用的高性能計(jì)算編程與優(yōu)化》共9章，第1章緒論，主要介紹大規(guī)模應(yīng)用對(duì)計(jì)算的需求，闡述編程方面的挑戰(zhàn)；第2～5章介紹高性能計(jì)算的基礎(chǔ)知識(shí)，重點(diǎn)介紹GPu和MIC編程及優(yōu)化技術(shù)；第6～8章闡述作者基于天河一1A、天河2號(hào)超級(jí)計(jì)算機(jī)開發(fā)的三個(gè)典型應(yīng)用案例，重點(diǎn)介紹大規(guī)模計(jì)算集群的優(yōu)化技術(shù)；第9章介紹未來的高性能計(jì)算，E級(jí)計(jì)算的挑戰(zhàn)以及一些新興應(yīng)用，并討論未來高性能計(jì)算可能的發(fā)展方向?！睹嫦虼笠?guī)模應(yīng)用的高性能計(jì)算編程與優(yōu)化》主要面向?qū)ｉT從事高性能計(jì)算的程序員和工程師以及使用大規(guī)模異構(gòu)集群系統(tǒng)進(jìn)行科學(xué)計(jì)算的科研人員，也可作為相關(guān)專業(yè)本科生和研究生的參考書。

作者簡(jiǎn)介

　　文梅，女，國(guó)防科學(xué)技術(shù)大學(xué)計(jì)算機(jī)學(xué)院研究員，碩士生導(dǎo)師。長(zhǎng)期從事超高性能加速器體系結(jié)構(gòu)、并行計(jì)算、媒體處理等研究。2011年在挪威Simula實(shí)驗(yàn)室擔(dān)任客座科學(xué)家。近年來，主持及參與國(guó)家重大項(xiàng)目10余項(xiàng)，其中包括世界上64位流處理器FT64的研制、流處理系列國(guó)家自然科學(xué)基金項(xiàng)目（重點(diǎn)、面上、青年項(xiàng)目）、中挪合作項(xiàng)目等。目前研究興趣包括深度學(xué)習(xí)加速器以及相關(guān)圖像處理。在國(guó)際會(huì)議和期刊上以優(yōu)秀作者／通信作者身份發(fā)表論文20余篇，總計(jì)發(fā)表論文100余篇，其中SCI8篇，EI17篇。完成學(xué)術(shù)專著3部。柴俊，男，工程師，2014年獲得國(guó)防科學(xué)技術(shù)大學(xué)計(jì)算機(jī)學(xué)院博士學(xué)位，研究方向?yàn)椴⑿芯幊?、高性能科學(xué)計(jì)算、計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)。蘇華友，男，助理研究員，2014年獲得國(guó)防科學(xué)技術(shù)大學(xué)計(jì)算機(jī)學(xué)院博士學(xué)位。研究方向?yàn)镚PGPU并行計(jì)算、媒體處理等。董辛楠，女，助理工程師，2014年獲得國(guó)防科學(xué)技術(shù)大學(xué)計(jì)算機(jī)學(xué)院碩士學(xué)位。張春元，男，國(guó)防科學(xué)技術(shù)大學(xué)計(jì)算機(jī)學(xué)院教授，博士生導(dǎo)師，IEEE會(huì)員，享受國(guó)務(wù)院政府特殊津貼。長(zhǎng)期從事計(jì)算機(jī)體系結(jié)構(gòu)、并行計(jì)算等領(lǐng)域研究和教學(xué)工作。研究領(lǐng)域主要涉及新型計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)技術(shù)、高性能計(jì)算、嵌入式系統(tǒng)及應(yīng)用技術(shù)、并行與分布處理技術(shù)、Web應(yīng)用技術(shù)等。作為項(xiàng)目負(fù)責(zé)人和主要研究人員主持或參加的各類項(xiàng)目（包括國(guó)家自然科學(xué)基金、國(guó)家863高技術(shù)研究項(xiàng)目、國(guó)家973安全重大基礎(chǔ)研究項(xiàng)目、國(guó)家重點(diǎn)型號(hào)項(xiàng)目和對(duì)外合作等）共計(jì)20多項(xiàng)。發(fā)表高水平科研論文

圖書目錄

序
前言
第1章緒論
1．1 大規(guī)模應(yīng)用對(duì)高性能計(jì)算的迫切需求
1．2 高性能計(jì)算硬件基礎(chǔ)
1．2．1 多核通用處理器
1．2．2 眾核加速器
1．2．3 加速器增強(qiáng)型異構(gòu)系統(tǒng)
1．3 高性能計(jì)算編程挑戰(zhàn)與研究現(xiàn)狀
1．3．1 高性能計(jì)算編程挑戰(zhàn)
1．3．2 高性能計(jì)算編程研究現(xiàn)狀
參考文獻(xiàn)
第2章高性能計(jì)算并行基礎(chǔ)
2．1 并行計(jì)算分類
2．1．1 數(shù)據(jù)并行
2．1．2 任務(wù)并行
2．2 并行計(jì)算的度量
2．2．1 性能
2．2．2 擴(kuò)展性
2．3 并行程序測(cè)試集
2．3．1 Linpack
2．3．2 13類基準(zhǔn)測(cè)試分類體系
2．3．3 其他測(cè)試集
參考文獻(xiàn)
第3章并行程序設(shè)計(jì)
3．1 共享存儲(chǔ)計(jì)算機(jī)
3．1．1 共享存儲(chǔ)體系結(jié)構(gòu)
3．1．2 OpenMP編程
3．1．3 實(shí)例
3．2 分布式存儲(chǔ)計(jì)算機(jī)
3．2．1 分布式存儲(chǔ)體系結(jié)構(gòu)
3．2．2 MPI消息傳遞機(jī)制
3．2．3 實(shí)例
3．3 大規(guī)模并行計(jì)算
3．3．1 混合編程模型
3．3．2 大規(guī)模系統(tǒng)節(jié)點(diǎn)問通信優(yōu)化
參考文獻(xiàn)
第4章 GPU并行計(jì)算
4．1 GPU體系結(jié)構(gòu)
4．1．1 GPU的發(fā)展歷程
4．1．2 GPU硬件體系結(jié)構(gòu)
4．2 CUDA編程模型
4．2．1 程序結(jié)構(gòu)
4．2．2 存儲(chǔ)模型
4．3 性能優(yōu)化
4．3．1 大規(guī)模線程并行
4．3．2 全局帶寬的利用
4．3．3 SM片上資源優(yōu)化
4．4 單節(jié)點(diǎn)多GPU編程
4．4．1 單線程多GPU編程
4．4．2 多線程多GPU編程
4．4．3 多GPU P2P直接通信模式
4．5 大規(guī)模CPU-GPU異構(gòu)計(jì)算
參考文獻(xiàn)
第5章 MIC并行計(jì)算
5．1 MIC體系結(jié)構(gòu)
5．1．1 MIC體系結(jié)構(gòu)概述
5．1．2 MIC計(jì)算核
5．1．3 MIC環(huán)形網(wǎng)絡(luò)
5．1．4 MIC存儲(chǔ)層次
5．2 MIC編程模式
5．2．1 offioad編程模式
5．2．2 native編程模式
5．2．3 底層編程接口
5．3 性能優(yōu)化策略
5．3．1 并行優(yōu)化
5．3．2 訪存優(yōu)化
5．3．3 通信優(yōu)化
5．4 節(jié)點(diǎn)內(nèi)多MIC并行計(jì)算
5．4．1 基于stencil計(jì)算的任務(wù)劃分
5．4．2 基于pragma卸載模式的優(yōu)化
5．4．3 基于系統(tǒng)級(jí)接口的卸載模式
5．4．4 基于MPI-OpenMP的對(duì)稱模式
5．4．5 不同卸載模式的比較
5．5 大規(guī)模CPU-MIC并行計(jì)算
5．5．1 大規(guī)模CPU-MIC異構(gòu)系統(tǒng)
5．5．2 基于MIC加速器的大規(guī)模異構(gòu)系統(tǒng)的編程模型
5．5．3 基于MIC加速器的大規(guī)模異構(gòu)系統(tǒng)的并行優(yōu)化
5．6 本章小結(jié)
參考文獻(xiàn)
第6章面向貝葉斯進(jìn)化分析的大規(guī)模異構(gòu)混合計(jì)算
6．1 引言
6．2 背景
6．2．1 MrBayes概述
6．2．2 同時(shí)利用CPI_J和GPIJ的挑戰(zhàn)
6．3 方法
6．3．1 OMC3算法
6．3．2 負(fù)載劃分策略
6．4 結(jié)果和討論
6．4．1 實(shí)驗(yàn)設(shè)置
6．4．2 單計(jì)算節(jié)點(diǎn)上的性能
6．4．3 驗(yàn)證負(fù)載劃分策略
6．4．4 多節(jié)點(diǎn)擴(kuò)展性
6．5 小結(jié)
參考文獻(xiàn)
第7章基于CPU-GPU異構(gòu)系統(tǒng)的雙巖沉降模擬
7．1 概述
7．2 數(shù)學(xué)模型和數(shù)值方法
7．3 并行實(shí)現(xiàn)設(shè)計(jì)
7．3．1 基于MPI的CPU-only實(shí)現(xiàn)
7．3．2 GPU-only實(shí)現(xiàn)
7．3．3 CPU-GPU混合實(shí)現(xiàn)
7．4 實(shí)驗(yàn)評(píng)估與分析
7．4．1 實(shí)驗(yàn)設(shè)置和結(jié)果
7．4．2 單GPU性能比較與分析
7．4．3 擴(kuò)展性評(píng)測(cè)
7．4．4 時(shí)間分布
7．5 小結(jié)
參考文獻(xiàn)
第8章接近納米級(jí)精度的鈣動(dòng)力模擬并行計(jì)算
8．1 引言
8．2 應(yīng)用描述
8．2．1 數(shù)學(xué)模型
8．2．2 數(shù)值方法
8．3 目標(biāo)體系結(jié)構(gòu)
8．4 實(shí)現(xiàn)和優(yōu)化
8．4．1 整體策略
8．4．2 單協(xié)處理器利用
8．4．3 單節(jié)點(diǎn)利用
8．4．4 多節(jié)點(diǎn)效率
8．5 性能研究
8．5．1 單協(xié)處理器性能
8．5．2 單節(jié)點(diǎn)性能
8．5．3 弱擴(kuò)展性
8．5．4 強(qiáng)擴(kuò)展性
8．6 模擬結(jié)果
8．7 小結(jié)
參考文獻(xiàn)
第9章未來的高性能計(jì)算
9．1 E級(jí)計(jì)算的挑戰(zhàn)
9．2 Scale up與Scale out的比較
9．3 未來可能的發(fā)展方向
9．3．1 大規(guī)模機(jī)器學(xué)習(xí)
9．3．2 熱點(diǎn)方向
參考文獻(xiàn)