PLD系統(tǒng)設計入門與實踐

第1章 EDA技術概述
1．1 EDA技術的涵義
1．2 EDA技術的發(fā)展歷程
1．3 EDA技術的主要內(nèi)容
1．3．1 可編程邏輯器件
1．3．2 硬件描述語言
1．3．3 EDA軟件開發(fā)工具
1．3．4 實驗開發(fā)系統(tǒng)
1．4 數(shù)字系統(tǒng)的設計
1．4．1 數(shù)字系統(tǒng)的設計模型
1．4．2 數(shù)字系統(tǒng)的設計準則
1．4．3 數(shù)字系統(tǒng)的設計步驟
1．4．4 數(shù)字系統(tǒng)的設計方法
1．4．5 兩種設計方法的比較
1．4．6 EDA技術設計流程
1．5 EDA技術的應用形式
1．6 EDA技術的發(fā)展趨勢
1．6．1 可編程邏輯器件發(fā)展趨勢
1．6．2 開發(fā)工具的發(fā)展趨勢
第2章 可編程邏輯器件PLD
2．1 PLD的發(fā)展歷程
2．2 PLD的分類
2．2．1 按PLD集成密度分類
2．2．2 按PLD編程方式分類
2．2．3 按PLD結構特點分類
2．3 陣列型PLD的結構
2．3．1 簡單PLD的基本結構
2．4 現(xiàn)場可編程門陣列FPGA
2．4．1 FPGA的分類
2．4．2 FPGA的基本結構
2．5 邊界掃描測試技術
2．6 在系統(tǒng)編程lSP
第3章 VHDL語言
3．1 VHDL語言概述
3．2 VHDL程序結構
3．2．1 實體
3．2．2 結構體
3．2．3 塊語句
3．2．4 進程
3．2．5 子程序
3．2．6 庫、程序包和配置
3．3 VHDL的語言要素
3．3．1 VHDL語言的基本語法
3．3．2 數(shù)據(jù)對象
3．3．3 數(shù)據(jù)類型
3．3．4 運算操作符
3．3．5 屬性
3．3．6 保留關鍵字
3．4 VHDL的基本語句
3．4．1 順序語句
3．4．2 并發(fā)語句
3．5 VHDL的描述舉例
3．5．1 VHDL描述風格
3．5．2 組合邏輯電路描述舉例
3．5．3 時序邏輯電路描述舉例
第4章 Verilog HDL語言
4．1 Verilog HDL語言概述
4．1．1 Verilog HDL的發(fā)展歷史
4．1．2 Verilog HDL和VHDL的比較
4．2 Verilog HDL程序基本結構
4．2．1 Verilog HDL程序基本結構
4．2．2 模塊的結構
4．3 Verilog HDL語言要素
4．3．1 標識符
4．3．2 常量、變量和數(shù)據(jù)類型
4．3．3 運算符及表達式
4．4 Verilog HDL基本語句
4．4．1 賦值語句
4．4．2 塊語句
4．4．3 條件語句
4．4．4 循環(huán)語句
4．4．5 結構說明語句
4．4．6 編譯預處理
4．5 VerIlog HDL描述舉例
4．5．1 Vetilog HDL描述風格
4．5．2 組合邏輯電路描述舉例
4．5．3 時序邏輯電路描述舉例
第5章 ISE軟件
5．1 ISE軟件主界面
5．2 ISE軟件設計流程
5．2．1 設計輸入
5．2．2 綜合優(yōu)化
5．2．3 實現(xiàn)
5．2．4 仿真驗證
5．2．5 編程配置
5．3 用ISE軟件新建工程
5．4 原理圖編輯設計方法
5．4．1 新建工程文件
5．4．2 新建原理圖文件
5．4．3 基于XST的綜合
5．4．4 基于ISE的仿真
5．4．5 基于ISE的實現(xiàn)
5．4．6 使用Floorplan分配引腳
5．4．7 使用UCF文件分配引腳
5．4．8 下載驗證
5．5 文本編輯設計方法
5．5．1 新建工程文件
5．5．2 新建文本文件
5．5．3 代碼模板的使用
5．6 混合編輯設計方法
5．6．1 新建頂層工程文件
5．6．2 編輯模塊的VHDL程序并生成元件符號
5．6．3 設計頂層電路原理圖
5．6．4 設計的實現(xiàn)
第6章 Quartus Ⅱ軟件
6．1 Quartus Ⅱ軟件主窗口
6．2 Quartus Ⅱ軟件設計流程
6．2．1 設計輸入
6．2．2 綜合優(yōu)化
6．2．3 布局布線
6．2．4 仿真驗證
6．2．5 編程配置
6．3 用Quartus Ⅱ軟件新建工程
6．4 原理圖編輯設計方法
6．4．1 新建工程文件
6．4．2 新建原理圖文件
6．4．3 編譯工程
6．4．4 新建仿真矢量波形文件
6．4．5 波形仿真
6．4．6 I／0引腳分配
6．4．7 下載驗證
6．5 文本編輯設計方法
6．5．1 新建工程文件
6．5．2 新建文本文件
6．5．3 編譯工程
6．5．4 新建仿真矢量波形文件
6．5．5 波形仿真
6．5．6 I／O引腳分配
6．5．7 下載驗證
6．6 混合編輯設計方法
6．6．1 新建工程文件
6．6．2 新建文本文件
6．6．3 新建原理圖文件
6．6．4 編譯工程
6．6．5 I／O引腳分配
6．6．6 下載驗證
第7章 SOPC設計人門
7．1 SOPC概述
7．1．1 片上系統(tǒng)
7．1．2 可編程片上系統(tǒng)
7．2 NiOSⅡ嵌入式處理器簡介
7．2．1 NiosⅡ嵌入式處理器主要特性
7．2．2 NiosⅡ嵌入式處理器結構
7．2．3 NiosⅡ嵌入式處理器運行模式
7．2．4 寄存器文件
7．2．5 算術邏輯單元ALU
7．2．6 異常和中斷控制
7．2．7 存儲器與I／0組織
7．3 Avalon系統(tǒng)互連結構總線
7．3．1 Avalon總線基本概念
7．3．2 Avalon總線特點
7．3．3 Avalon總線為外設提供的服務
7．3．4 Avalon總線傳輸模式
7．4 HAL系統(tǒng)庫簡介
7．4．1 HAL SOPC系統(tǒng)的層次結構
7．4．2 HAL系統(tǒng)庫的特點
7．4．3 基于HAL系統(tǒng)庫設計應用程序
7．5 SOPC設計流程
7．5．1 SOPC硬件設計流程
7．5．2 SOPC軟件設計流程
7．6 SOPC設計舉例
7．6．1 用Quartus Ⅱ軟件新建文件
7．6．2 用SOPC Builder軟件生成硬件系統(tǒng)
7．6．3 用Quartus Ⅱ軟件處理硬件系統(tǒng)
7．6．4 用Nios Ⅱ IDE軟件設計應用程序
第8章 PLD開發(fā)實驗系統(tǒng)
8．1 PLD開發(fā)實驗系統(tǒng)的結構
8．2 EPM1270核心板
8．3 XC95288XL核心板
8．4 EP2C5Q208核心板
8．5 MAGIC3200擴展板
第9章 組合邏輯電路實驗
9．1 實驗1 門電路實驗
9．1．1 實驗目的
9．1．2 實驗設備
9．1．3 實驗原理
9．1．4 實驗步驟
9．1．5 實驗結果
9．1．6 參考程序及引腳分配
9．2 實驗2 全加器實驗
9．2．1 實驗目的
9．2．2 實驗設備
9．2．3 實驗原理
9．2．4 實驗步驟
9．2．5 實驗結果
9．2．6 參考程序及引腳分配
9．3 實驗3 2．4譯碼器實驗
9．3．1 實驗目的
9．3．2 實驗設備
9．3．3 實驗原理
9．3．4 實驗步驟
9．3．5 實驗結果
9．3．6 參考程序及引腳分配
9．4 實驗4 4．2編碼器實驗
9．4．1 實驗目的
9．4．2 實驗設備
9．4．3 實驗原理
9．4．4 實驗步驟
9．4．5 實驗結果
9．4．6 參考程序及引腳分配
9．5 實驗5 數(shù)據(jù)選擇器實驗
9．5．1 實驗目的
9．5．2 實驗設備
9．5．3 實驗原理
9．5．4 實驗步驟
9．5．5 實驗結果
9．5．6 參考程序及引腳分配
9．6 實驗6 數(shù)據(jù)比較器實驗
9．6．1 實驗目的
9．6．2 實驗設備
9．6．3 實驗原理
9．6．4 實驗步驟
9．6．5 實驗結果
9．6．6 參考程序及引腳分配
9．7 實驗7 顯示譯碼器實驗
9．7．1 實驗目的
9．7．2 實驗設備
9．7．3 實驗原理
9．7．4 實驗步驟
9．7．5 實驗結果
9．7．6 參考程序及引腳分配
第10章 時序邏輯電路實驗
10．1 實驗8 觸發(fā)器實驗
10．1．1 實驗目的
10．1．2 實驗設備
10．1．3 實驗原理
10．1．4 實驗步驟
10．1．5 實驗結果
10．1．6 參考程序及引腳分配
10．2 實驗9 分頻器實驗
10．2．1 實驗目的
10．2．2 實驗設備
10．2．3 實驗原理
10．2．4 實驗步驟
10．2．5 實驗結果
10．2．6 參考程序及引腳分配
10．3 實驗10 移位寄存器實驗
10．3．1 實驗目的
10．3．2 實驗設備
10．3．3 實驗原理
10．3．4 實驗步驟
10．3．5 實驗結果
10．3．6 參考程序及引腳分配
10．4 實驗11 計數(shù)器實驗
10．4．1 實驗目的
10．4．2 實驗設備
10．4．3 實驗原理
10．4．4 實驗步驟
10．4．5 實驗結果
10．4．6 參考程序及引腳分配
10．5 實驗12 數(shù)字電子鐘實驗
10．5．1 實驗目的
10．5．2 實驗設備
10．5．3 實驗原理
10．5．4 實驗步驟
10．5．5 實驗結果
10．5．6 數(shù)字電子鐘vHDL參考程序