第1章 數字通信及FPGA概述\t（1）
1．1 數字通信系統概述\t（2）
1．1．1 數字通信的一般處理流程\t（2）
1．1．2 本書討論的通信系統模型\t（4）
1．1．3 數字通信的特點及優(yōu)勢\t（5）
1．1．4 數字通信的發(fā)展概述\t（7）
1．2 數字通信中的幾個基本概念\t（9）
1．2．1 與頻譜相關的概念\t（9）
1．2．2 帶寬是如何定義的\t（12）
1．2．3 采樣與頻譜搬移\t（15）
1．2．4 噪聲與信噪比\t（19）
1．3 FPGA的基礎知識\t（21）
1．3．1 從晶體管到FPGA\t（21）
1．3．2 FPGA的發(fā)展趨勢\t（24）
1．3．3 FPGA的組成結構\t（26）
1．3．4 FPGA的工作原理\t（30）
1．4 FPGA與其他處理平臺的比較\t（31）
1．4．1 ASIC、DSP及ARM的特點\t（32）
1．4．2 FPGA的特點及優(yōu)勢\t（33）
1．5 Xilinx器件簡介\t（34）
1．5．1 Xilinx器件概況\t（34）
1．5．2 Spartan系列器件\t（36）
1．5．3 Virtex系列器件\t（37）
1．6 FPGA信號處理板CXD301\t（39）
1．7 小結\t（40）
參考文獻\t（40）
第2章 設計語言及環(huán)境介紹\t（43）
2．1 HDL語言簡介\t（44）
2．1．1 HDL語言的特點及優(yōu)勢\t（44）
2．1．2 選擇VHDL還是Verilog\t（45）
2．2 VHDL語言基礎\t（46）
2．2．1 程序結構\t（47）
2．2．2 數據類型\t（49）
2．2．3 數據對象\t（52）
2．2．4 運算符\t（52）
2．2．5 VHDL語句\t（57）
2．3 FPGA開發(fā)工具及設計流程\t（63）
2．3．1 ISE開發(fā)套件\t（63）
2．3．2 ModelSim仿真軟件\t（67）
2．3．3 Synplicity綜合軟件\t（69）
2．3．4 FPGA設計流程\t（70）
2．4 MATLAB軟件\t（72）
2．4．1 MATLAB軟件簡介\t（72）
2．4．2 常用的信號處理函數\t（75）
2．5 MATLAB與ISE的數據交換\t（81）
2．6 小結\t（82）
參考文獻\t（82）
第3章 FPGA實現數字信號處理基礎\t（83）
3．1 FPGA中數的表示\t（84）
3．1．1 萊布尼茲與二進制\t（84）
3．1．2 定點數表示\t（85）
3．1．3 浮點數表示\t（86）
3．2 FPGA中數的運算\t（89）
3．2．1 加/減法運算\t（89）
3．2．2 乘法運算\t（92）
3．2．3 除法運算\t（94）
3．2．4 有效數據位的計算\t（95）
3．3 有限字長效應\t（97）
3．3．1 字長效應的產生因素\t（97）
3．3．2 A/D轉換的字長效應\t（98）
3．3．3 系統運算中的字長效應\t（99）
3．4 FPGA中的常用處理模塊\t（101）
3．4．1 乘法器模塊\t（101）
3．4．2 除法器模塊\t（106）
3．4．3 浮點運算模塊\t（109）
3．4．4 濾波器模塊\t（111）
3．4．5 數字頻率器模塊\t（113）
3．5 小結\t（115）
參考文獻\t（116）
第4章 濾波器的MATLAB與FPGA實現\t（117）
4．1 濾波器概述\t（118）
4．1．1 濾波器的分類\t（118）
4．1．2 濾波器的特征參數\t（120）
4．2 FIR與IIR濾波器的原理\t（120）
4．2．1 FIR濾波器原理\t（120）
4．2．2 IIR濾波器原理\t（122）
4．2．3 IIR與FIR濾波器的比較\t（122）
4．3 FIR濾波器的MATLAB設計\t（123）
4．3．1 采用fir1函數設計\t（123）
4．3．2 采用kaiserord函數設計\t（126）
4．3．3 采用fir2函數設計\t（126）
4．3．4 采用firpm函數設計\t（128）
4．4 IIR濾波器的MATLAB設計\t（130）
4．4．1 采用butter函數設計\t（130）
4．4．2 采用cheby1函數設計\t（131）
4．4．3 采用cheby2函數設計\t（132）
4．4．4 采用ellip函數設計\t（132）
4．4．5 采用yulewalk函數設計\t（133）
4．4．6 幾種設計函數的比較\t（133）
4．5 濾波器設計分析工具\t（135）
4．6 FIR濾波器的FPGA實現\t（136）
4．6．1 量化濾波器系數\t（136）
4．6．2 FIR濾波器的實現結構\t（138）
4．6．3 采用IP核實現FIR濾波器\t（142）
4．6．4 MATLAB仿真測試數據\t（148）
4．6．5 測試激勵的VHDL設計\t（149）
4．6．6 FPGA實現后的仿真測試\t（151）
4．7 IIR濾波器的FPGA實現\t（152）
4．7．1 IIR濾波器的結構形式\t（152）
4．7．2 量化級聯型結構的系數\t（155）
4．7．3 級聯型結構的FPGA實現\t（158）
4．7．4 FPGA實現后的測試仿真\t（162）
4．8 濾波器的板載測試\t（162）
4．8．1 硬件接口電路\t（162）
4．8．2 板載測試程序\t（163）
4．8．3 板載測試驗證\t（169）
4．9 小結\t（170）
參考文獻\t（170）
第5章 ASK調制解調技術的實現\t（171）
5．1 ASK信號的調制解調原理\t（172）
5．1．1 二進制振幅調制信號的產生\t（172）
5．1．2 二進制振幅調制信號的解調\t（173）
5．1．3 二進制振幅調制系統的性能\t（175）
5．1．4 多進制振幅調制\t（175）
5．2 ASK調制信號的MATLAB仿真\t（176）
5．3 ASK調制信號的FPGA實現\t（179）
5．3．1 FPGA實現模型及參數說明\t（179）
5．3．2 ASK調制信號的VHDL設計\t（181）
5．3．3 FPGA實現后的仿真測試\t（182）
5．4 ASK解調技術的MATLAB仿真\t（184）
5．5 ASK解調技術的FPGA實現\t（186）
5．5．1 FPGA實現模型及參數說明\t（186）
5．5．2 ASK信號解調的VHDL設計\t（186）
5．5．3 FPGA實現后的仿真測試\t（188）
5．6 符號判決門限的FPGA實現\t（190）
5．6．1 確定ASK解調后的判決門限\t（190）
5．6．2 判決門限模塊的VHDL設計\t（191）
5．6．3 FPGA實現后的仿真測試\t（193）
5．7 鎖相環(huán)位同步技術的FPGA實現\t（194）
5．7．1 位同步技術的工作原理\t（194）
5．7．2 位同步頂層模塊的VHDL設計\t（196）
5．7．3 雙相時鐘信號的VHDL設計\t（198）
5．7．4 鑒相模塊的VHDL設計\t（199）
5．7．5 控制模塊的VHDL設計\t（201）
5．7．6 分頻模塊的VHDL設計\t（203）
5．7．7 FPGA實現后的仿真測試\t（204）
5．8 ASK解調系統的FPGA實現及仿真\t（204）
5．8．1 完整解調系統的VHDL設計\t（204）
5．8．2 完整系統的仿真測試\t（207）
5．9 ASK調制解調的板載測試\t（209）
5．9．1 硬件接口電路\t（209）
5．9．2 板載測試程序\t（209）
5．9．3 板載測試驗證\t（214）
5．10 小結\t（215）
參考文獻\t（215）
第6章 FSK調制解調技術的實現\t（217）
6．1 FSK信號的調制解調原理\t（218）
6．1．1 FSK信號的時域表示\t（218）
6．1．2 相關系數與頻譜特性\t（219）
6．1．3 非相干解調原理\t（221）
6．1．4 相干解調原理\t（222）
6．1．5 解調方法的應用條件分析\t（224）
6．2 FSK調制解調的MATLAB仿真\t（225）
6．2．1 不同調制度的FSK信號仿真\t（225）
6．2．2 非相干解調FSK仿真\t（226）
6．2．3 相干解調FSK仿真\t（231）
6．3 FSK調制信號的FPGA實現\t（234）
6．3．1 FSK信號的產生方法\t（234）
6．3．2 FSK調制信號的VHDL設計\t（235）
6．3．3 FPGA實現后的仿真測試\t（237）
6．4 FSK解調的FPGA實現\t（238）
6．4．1 解調模型及參數設計\t（238）
6．4．2 解調FSK信號的VHDL設計\t（239）
6．4．3 FPGA實現后的仿真測試\t（243）
6．5 MSK信號產生原理\t（246）
6．5．1 MSK信號時域特征\t（246）
6．5．2 MSK信號頻譜特性\t（246）
6．5．3 MSK信號的產生方法\t（248）
6．6 MSK調制信號的FPGA實現\t（249）
6．6．1 實例參數及模型設計\t（249）
6．6．2 MSK調制信號的VHDL設計及仿真\t（250）
6．7 MSK解調原理\t（255）
6．7．1 延遲差分解調\t（255）
6．7．2 平方環(huán)相干解調\t（257）
6．8 MSK解調的MATLAB仿真\t（258）
6．8．1 仿真模型及參數說明\t（258）
6．8．2 平方環(huán)解調MSK的MATLAB仿真\t（258）
6．9 平方環(huán)的FPGA實現\t（261）
6．9．1 鎖相環(huán)的工作原理\t（261）
6．9．2 平方環(huán)的工作原理\t（264）
6．9．3 平方環(huán)路性能參數設計\t（265）
6．9．4 平方環(huán)的VHDL設計\t（268）
6．9．5 FPGA實現后的仿真測試\t（272）
6．10 MSK解調的FPGA實現\t（273）
6．10．1 MSK解調環(huán)路參數設計\t（273）
6．10．2 頂層模塊的VHDL設計\t（275）
6．10．3 脈沖成形及解調模塊的VHDL設計\t（279）
6．10．4 FPGA實現后的仿真測試\t（281）
6．11 MSK調制解調的板載測試\t（283）
6．11．1 硬件接口電路\t（283）
6．11．2 板載測試程序\t（283）
6．11．3 板載測試驗證\t（287）
6．12 小結\t（288）
參考文獻\t（289）
第7章 PSK調制解調技術的實現\t（291）
7．1 DPSK信號的調制解調原理\t（292）
7．1．1 DPSK信號的調制原理\t（292）
7．1．2 Costas環(huán)解調DPSK信號\t（293）
7．1．3 DPSK調制解調的MATLAB仿真\t（295）
7．2 DPSK解調的FPGA實現\t（298）
7．2．1 環(huán)路性能參數設計\t（298）
7．2．2 Costas環(huán)的VHDL設計\t（300）
7．2．3 FPGA實現后的仿真測試\t（303）
7．3 DQPSK信號的調制解調原理\t（303）
7．3．1 QPSK信號的調制原理\t（303）
7．3．2 雙比特碼元差分編解碼原理\t（305）
7．3．3 DQPSK信號解調原理\t（306）
7．3．4 DQPSK調制解調的MATLAB仿真\t（309）
7．4 DQPSK調制信號的FPGA實現\t（313）
7．4．1 差分編/解碼的VHDL設計\t（313）
7．4．2 DQPSK調制信號的VHDL設計\t（316）
7．5 DQPSK解調的FPGA實現\t（321）
7．5．1 極性Costas環(huán)的VHDL設計\t（321）
7．5．2 FPGA實現后的仿真測試\t（326）
7．5．3 調整跟蹤策略獲取良好的跟蹤性能\t（327）
7．5．4 完整的DQPSK解調系統設計\t（328）
7．5．5 DQPSK解調系統的仿真測試\t（331）
7．6 ?/4 QPSK調制解調原理\t（332）
7．6．1 ?/4 QPSK信號的調制原理\t（332）
7．6．2 匹配濾波器與成形濾波器\t（334）
7．6．3 ?/4 QPSK信號的差分解調原理\t（339）
7．6．4 ?/4 QPSK調制解調的MATLAB仿真\t（340）
7．7 ?/4 QPSK調制解調的FPGA實現\t（344）
7．7．1 基帶編碼的VHDL設計\t（344）
7．7．2 差分解調的VHDL設計\t（346）
7．7．3 FPGA實現后的仿真測試\t（351）
7．8 PSK調制解調電路的板載測試\t（352）
7．8．1 Costas環(huán)電路的板載測試\t（352）
7．8．2 DQPSK電路的板載測試\t（359）
7．8 小結\t（360）
參考文獻\t（361）
第8章 QAM調制解調技術的FPGA實現\t（363）
8．1 QAM信號的調制解調原理\t（364）
8．1．1 QAM調制解調系統組成\t（364）
8．1．2 差分編碼與星座映射\t（365）
8．1．3 QAM調制解調的MATLAB仿真\t（367）
8．2 QAM編/解碼的FPGA實現\t（371）
8．2．1 編碼映射的VHDL設計\t（371）
8．2．2 解碼模塊的VHDL設計\t（373）
8．2．3 FPGA實現后的仿真測試\t（375）
8．3 QAM載波同步的FPGA實現\t（375）
8．3．1 QAM載波同步原理\t（375）
8．3．2 極性判決法載波同步的FPGA實現\t（378）
8．3．3 DD算法載波同步的FPGA實現\t（383）
8．4 插值算法位同步技術原理\t（390）
8．4．1 位同步技術分類及組成\t（390）
8．4．2 內插濾波器原理及結構\t（392）
8．4．3 Gardner誤差檢測算法\t（394）
8．4．4 環(huán)路濾波器與數控振蕩器\t（395）
8．5 插值算法位同步技術的MATLAB仿真\t（396）
8．5．1 設計環(huán)路濾波器系數\t（397）
8．5．2 分析位定時算法MATLAB仿真程序\t（397）
8．5．3 完整的QAM位定時算法仿真\t（402）
8．6 插值算法位同步技術的FPGA實現\t（403）
8．6．1 頂層模塊的VHDL設計\t（403）
8．6．2 插值濾波模塊的VHDL設計\t（406）
8．6．3 誤差檢測及環(huán)路濾波器模塊的VHDL設計\t（408）
8．6．4 數控振蕩器模塊的VHDL設計\t（411）
8．6．5 FPGA實現后的仿真測試\t（412）
8．7 插值算法位同步電路的板載測試\t（417）
8．7．1 硬件接口電路\t（417）
8．7．2 板載測試程序\t（418）
8．7．3 板載測試驗證\t（421）
8．8 小結\t（422）
參考文獻\t（423）
第9章 擴頻調制解調技術的FPGA實現\t（425）
9．1 擴頻通信的基本原理\t（426）
9．1．1 擴頻通信的概念\t（426）
9．1．2 擴頻通信的種類\t（427）
9．1．3 直擴系統工作原理\t（429）
9．2 直擴調制信號MATLAB仿真\t（431）
9．2．1 偽碼序列的產生原理\t（431）
9．2．2 MATLAB仿真直擴調制信號\t（432）
9．3 直擴信號調制的FPGA實現\t（436）
9．3．1 偽碼模塊的VHDL設計\t（436）
9．3．2 擴頻調制模塊的VHDL設計\t（437）
9．4 偽碼同步的一般原理\t（440）
9．4．1 滑動相關捕獲原理\t（441）
9．4．2 延遲鎖相環(huán)跟蹤原理\t（442）
9．5 偽碼同步算法設計及仿真\t（443）
9．5．1 同步算法設計\t（443）
9．5．2 捕獲及跟蹤門限的MATLAB仿真\t（445）
9．6 偽碼同步的FPGA實現\t（447）
9．6．1 頂層模塊的VHDL設計\t（447）
9．6．2 偽碼產生模塊的VHDL設計\t（451）
9．6．3 相關積分模塊的VHDL設計\t（453）
9．6．4 偽碼相位調整模塊的VHDL設計\t（454）
9．6．5 FPGA實現后的仿真測試\t（456）
9．7 直擴解調系統的FPGA實現\t（458）
9．7．1 Costas載波環(huán)的VHDL設計\t（458）
9．7．2 FPGA實現后的仿真測試\t（463）
9．８ 直擴調制解調的板載測試\t（465）
9．8．1 硬件接口電路\t（465）
9．8．2 板載測試程序\t（466）
9．8．3 板載測試驗證\t（472）
9．9 小結\t（473）
參考文獻\t（473）
鄂公網安備 42010302001612號 